网站首页

登录

通用：我新的FFT VHDL VHDL，我试图用Xilinx的FFT核，但当…

于 2022-06-20 发布文件大小:5.88 kB

 0  284

下载积分: 2 下载次数: 2

我要下载

代码说明：

FFT vhdl generic: I m new to vhdl, and I tried to use xilinx fft core, but when I try to simulate it in test bench using ise simulator, I get zero results. here is what I do: 1- from core generator I choose fft core and create .vhd & .vho & .xco files. 2- I add the .xco & .vhd files to my project. 3- I create a new vhdl source as a wrapper to the core and add the code from the .vho files where it exactly says, and take the ports of the component and add it to the entity of the wrapper file.-FFT vhdl generic: I m new to vhdl, and I tried to use xilinx fft core, but when I try to simulate it in test bench using ise simulator, I get zero results. here is what I do: 1- from core generator I choose fft core and create .vhd & .vho & .xco files. 2- I add the .xco & .vhd files to my project. 3- I create a new vhdl source as a wrapper to the core and add the code from the .vho files where it exactly says, and take the ports of the component and add it to the entity o

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

QAM
OFDM中的16QAM星座映射的实现实现详细代码(In OFDM 16QAM constellation mapping to achieve the realization detailed code)

2021-03-11 17:59:25下载

积分：1
DE2_CCD_sobel
通过摄像头图像的提取，在FPGA开发板上实现的，主要实现了图像轮廓的提取(Extraction of the image through the camera, in the FPGA implementation of the development board, the main achievement of the image contour extraction)

2020-07-22 17:48:45下载

积分：1
verilog实现自动售货机
说明：能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)

2019-01-09 13:35:02下载

积分：1
ise
xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能(Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance existing projects the system clock frequency, at the same time you can also use static timing report after mapping, as well as after placement and routing static timing analysis report to you design performance)

2007-09-20 14:30:52下载

积分：1
EDA设计交通灯
设计一个控制十字路口的交通信号灯。某大学决定在校园学术路文化路交汇处安装交通灯，以控制交通。两套交通信号灯，redA，yellowA，greenA和redC，yellowC，greenC分别安装在学术路上和文化路上。两个传感器TA和TC分别安装在这两条路上。如果有交通，每个传感器都会显示为TRUE，如果街道为空，则表示FALSE。当控制器复位时，学术路的绿灯亮，文化路上为红灯亮。每5秒钟，控制器检查流量传感器并决定下一个状态。只要学术大楼出现交通，即TA=1，绿灯亮；当学术大街上无交通，黄灯亮5秒钟，然后变成红灯，同时文化路上绿灯亮。在这种状态下，每5秒控制器检查文化路上的交通传感器。只要文化路上有交通就保持绿灯亮。如果没有交通，绿灯会变成黄灯，最后变成红灯。

2022-10-27 03:15:06下载

积分：1
ppm
ppm调制的verilog代码可实现ppm调制(ppm modulation verilog code ppm modulation)

2012-10-23 11:29:33下载

积分：1
用VerilogHDL进行频率生成器。
yong VerilogHDL yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.-Used VerilogHDL to make a frequency builder.

2022-01-21 03:50:48下载

积分：1
hapf
单相混合有源电力滤波器的设计与控制，在matlab中的仿真模型，功能效果很好。(The design and control of single-phase hybrid active power filter in matlab simulation model, the function works well.)

2012-12-11 16:17:23下载

积分：1
xmatchpro无损压缩
应用背景这个无损数据压缩系统的xmatchpro算法衍生物；从来源；；以前的研究；；的；；作者；和；在进步；；FPGA技术。使用这种技术提供的灵活性是非常大的兴趣，因为芯片可以容易适应特定应用的要求。这个在一定的弊端；；；；以前的；方法是；；克服了；；使用；； xmatchpro ；算法；设计。的目标，然后以获得更好的压缩比，并仍然保持高吞吐量和高吞吐量，因此，这和，压缩/解压缩和，过程和，不，不，慢和，原系统的。关键技术UNIX的；；实用；“压缩” ；采用lempel-ziv-2 ；；；（LZ2）算法和；；；数据Lempel-Ziv压缩；；；（dclz）的家庭；；压缩机；最初发明；；的；休利特—目前帕卡德和；；& nbsp；通过开发；；啊哈[ 17 ]，[ 18 ] ；使用也；；LZ2 ；衍生物。邦顿；和；博列洛；另一本；；LZ2 ；在实施；；[ 19 ] ；，；提高；在；数据压缩Lempel-Ziv算法。

2022-04-09 16:54:49下载

积分：1
二进制神经网络（BNN）bnn-fpga-master
说明： bnn-fpga是FPGA上CIFAR-10的二进制神经网络（BNN）加速器的开源实现。加速器针对低功耗嵌入式现场可编程SoC，并在Zedboard上进行了测试。在编写CIFAR-10测试集中的10000张图像时，错误率是11.19％。(bnn-fpga is an open-source implementation of a binarized neural network (BNN) accelerator for CIFAR-10 on FPGA. The architecture and training of the BNN is proposed by Courbarieaux et al. and open-source Python code is available. Our accelerator targets low-power embedded field-programmable SoCs and was tested on a Zedboard. At time of writing the error rate on the 10000 images in the CIFAR-10 test set is 11.19%.)

2020-07-27 07:02:34下载

积分：1

696516资源总数
106914会员总数
0今日下载