登录
首页 » VHDL » sequenceur,该模块的主要功能是,控制器,在基本的risc架构中,实现各个模块的控制...

sequenceur,该模块的主要功能是,控制器,在基本的risc架构中,实现各个模块的控制...

于 2022-11-21 发布 文件大小:2.74 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

sequenceur,该模块的主要功能是,控制器,在基本的risc架构中,实现各个模块的控制-sequenceur,control

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SPI_DAC
    使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值(The FPGA using VHDL language with the DAC5688 SPI communication to change the register value)
    2011-10-23 21:14:45下载
    积分:1
  • RapidIO_avalonst
    RapidIO:使用Avalon-ST直通接口的实现方法,可以在fpga上实现(rapidio altera)
    2017-05-31 22:50:11下载
    积分:1
  • unit5
    低频数字式相位测量仪 使用的VHDL语言,在MUXPLUS2环境下使用! (digit hpase detecter use for low-frequence)
    2010-05-07 17:00:35下载
    积分:1
  • 用VHDL语言编写的一个16分频器,也在修订过程中任意2…
    利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider
    2023-05-20 12:30:04下载
    积分:1
  • 通过EMIF连接fpga与dsp的代码
    通过EMIF连接fpga与dsp的代码-Through the EMIF connection FPGA code with dsp
    2022-03-16 17:42:36下载
    积分:1
  • vga_interface_requiring_core_regeneration
    vga interface with text rom. font size 80x40. core need core regeneration.
    2013-05-19 02:09:10下载
    积分:1
  • 红绿灯路口
    执行摘要                Atraffic交点上模拟所述DE1板,使用的是按下按钮,KEY0,对于行人想要交叉,开关SW0,以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority,绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态,并且3个红色和3green的LED,以及三个7段显示器,用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮,KEY0,可以usedto停止所有流量,让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点(绿色和红色),oneOf的两个街道有优先于其他。对于高优先级的街道上,交通信号将始终保持绿色,直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮,人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换,SW0,模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK(绿色)信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键,KEY1,重置thecircuit,在该7段显示器被设置为默认值(5,9,和4)和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值(5,9和4),并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时,高优先街道HEX2将计数下降到零,并且行人或lowpriority街道倒计时从4和9秒。
    2022-02-06 04:25:56下载
    积分:1
  • ethernet_mac-master
    说明:  ethernet mac vhdl verilog basic
    2019-03-30 15:47:25下载
    积分:1
  • jisuanqishijianxianshi
    基于FPGA编写一个时间显示,计数功能,年月显示的程序,(FPGA-based preparation of a time display, counting, years show program,)
    2011-08-30 16:00:48下载
    积分:1
  • The source code for the Nios II development of an example, the main demonstratio...
    本源码为Nios II的开发示例,主要演示Nios II的SPI总线设计。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II design of the SPI bus. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.
    2022-06-27 00:21:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载