-
a Verilog HDL language used in the preparation of multi
一个用VerilogHDL语言编写的多路解复用器-a Verilog HDL language used in the preparation of multi-channel demultiplexer
- 2022-02-06 11:12:06下载
- 积分:1
-
伪随机二进制序列无符号 17 位计数器
这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。 目前所有的都是有效的。
- 2022-02-15 14:03:54下载
- 积分:1
-
fpga_pid
在FPGA内使用PID算法反馈控制小车速度和方向,四电机独立(PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors)
- 2015-05-11 10:05:53下载
- 积分:1
-
beep_interface
这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)
- 2013-05-05 21:07:18下载
- 积分:1
-
fft1024
1024点fft verilog hdl(1024-point fft verilog hdl)
- 2020-09-08 20:28:02下载
- 积分:1
-
calculator_final
清华大学电子课程设计:Verilog,QuartusII可正确运行,可下载到FPGA上,音乐计算器,完成两个三位数的运算,有注释,很强大!!(Verilog, QuartusII run correctly, can be downloaded to the FPGA, music, calculator, completed two three-digit operations, there are notes, very powerful! !)
- 2020-08-16 23:38:25下载
- 积分:1
-
SPI_UART
SPI读写AD9361,通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
- 2018-11-19 10:54:24下载
- 积分:1
-
VHDL项目设置:FLV
vhdl项目设置:
flv的
-VHDL Project Settings: flv
- 2022-07-18 14:46:43下载
- 积分:1
-
USB IPcoreIP核 包含文档(带说明)
USB IPcoreIP核 包含文档(带说明)-USB IPcoreIP core includes a document (with instructions)
- 2022-02-18 17:02:37下载
- 积分:1
-
该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。...
该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.
- 2022-02-25 19:13:43下载
- 积分:1