-
VHDL
FPGA 12864显示程序 VHDL程序!!(FPGA 12864 show program
)
- 2012-05-30 22:09:54下载
- 积分:1
-
北大verilog课件,数字集成电路设计入门,从HDL到版图
北大verilog课件,数字集成电路设计入门,从HDL到版图-North Verilog courseware, digital IC design entry, from HDL to the map
- 2022-07-24 16:14:44下载
- 积分:1
-
用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用...
用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
- 2022-03-19 15:00:00下载
- 积分:1
-
实验17 ADC实验
鉴于stm32在keil平台上的ADC采集转化,在LCD屏上显示程序(voltage acquisition adc)
- 2020-06-20 12:40:02下载
- 积分:1
-
powerlink开源的最新全部源码
powerlink最新的开源全部VHDL及C/C++代码,用于powerlink的开发。是当前最新版本。包含Linux的实现及nios /arm软核的实现。可以用于xinx和Altera的FPGA。
- 2022-07-10 04:47:40下载
- 积分:1
-
CPUdesign
说明: 计算机组成原理实验多时钟周期CPU设计,包含VHDL代码的设计,实验电路图,实验详细截图。(Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.)
- 2020-09-07 19:28:05下载
- 积分:1
-
RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder
- 2022-08-20 11:45:06下载
- 积分:1
-
vedic_Code
vedic multiplication
- 2015-11-16 19:19:40下载
- 积分:1
-
XAPP200_ddr_sdram_64b
Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
- 2011-01-19 09:45:06下载
- 积分:1
-
FPGA 出租计费器
本代码绝对真实可靠,原用于长沙理工大学EDA课程设计之出租车计费器。本代码在要求的基础上添加显示时速和报警功能。希望此代码对有此需求的同学有所帮助!
- 2022-01-25 20:43:32下载
- 积分:1