几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码

8051IP 核源代码-8051IP nuclear source code

VHDL code for converting BCD to Decimal

this is "AND" gate implementation in VHDL

使用matlab生成SOS滤波器，应用于FPGA的一个小型系统，有一定的参考价值(Using MATLAB to generate SOS filter, applied to a small system of FPGA, there is a certain reference value)

camping checklist for outback campers. A must for deep forest hikers.

Quartus II软件设计数字电子钟，使用verilog语言编写各个 模块生成symbol files，再用原理图方式制作顶层文件。 完成的功能有：能够显示时、分、秒；具有清零，调节分钟的功能； 具有整点报时功能，声响电路发出叫声； (failed to translate)

Diagram and how-to-make instructions pack of 6 diferent Amplifiers

ModelSim的使用如何操作和使用以及安装如何安装

matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)

如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)