登录
首页 » VHDL » 完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为1...

完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为1...

于 2022-10-24 发布 文件大小:5.01 kB
0 236
下载积分: 2 下载次数: 1

代码说明:

完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。 -Completion of a FIR digital filter design. Requirements: one, based on the direct type and distributed two algorithms. 2, input data width of 8, the output data width of 16. 3, filter order of 16 bands, tap coefficients for h [0] = h [15] = 0000, h [1] = h [14] = 0065, h [2] = h [13] = 018F , h [3] = h [12] = 035A, h [4] = h [11] = 0579, h [5] = h [10] = 078E, h [6] = h [9] = 0935, h [7] = h [8] = 0A1F.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SMII 到 MII 转换的VHDL代码
    SMII 到 MII 转换的VHDL代码-SMII to MII conversion of VHDL code
    2023-06-26 06:15:03下载
    积分:1
  • 很不容易找到的资料,基于VHDL的频率计设计 希望有用
    很不容易找到的资料,基于VHDL的频率计设计 希望有用-Not easy to find information on the frequency meter based on the VHDL design seek to help
    2022-04-21 13:02:06下载
    积分:1
  • 四路抢答器的设计与实现
    在本次设计中,设计了一款软件,可以实现四个选手抢答问题的模式。包括有计时模块、计分模块、分频模块、消抖模块以及动态显示模块。模块中,有一部分是通过VHDL编程实现,有一部分是通过直接调用软件库中的逻辑器件进行组合,进而设计成一个大模块;最后,把这些所有的模块都进行正确的组合,得到正确的仿真结果,下载到FPGA开发板上,同样可以正确的实现(显示第一个抢答选手的号数以及当前各个选手的积分情况)
    2022-02-01 15:33:40下载
    积分:1
  • LDPC_FPGA
    LDPC码的FPGA实现,大家相互学习下。。(the code of LDPC implementation by FPGA)
    2020-11-29 16:59:28下载
    积分:1
  • 基于FPGA的VGA彩条显示 可用PAXplusII仿真
    基于FPGA的VGA彩条显示 可用PAXplusII仿真-FPGA-based VGA color display available PAXplusII Simulation of
    2022-07-12 22:45:31下载
    积分:1
  • MS5611控制 温度 压力 fpga vhdl
    利用vhdl 语言实现对ms5611的控制,读取温度值和压力值
    2023-04-17 17:10:03下载
    积分:1
  • my_test_rw_pack9
    基于Verilog HDL的SDRAM控制器。 实验条件: 工具:Quartus II 6.0 ,SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N SDRAM:HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)
    2013-01-31 11:13:26下载
    积分:1
  • and VHDL source code
    VHDL与源代码包-and VHDL source code
    2022-07-21 05:42:10下载
    积分:1
  • sync(shipintongbuxinhao)
    基于QuartusII环境下以模块化的形式做成的视频复合同步信号。(QuartusII-based environment to create the form of modular composite video sync signal.)
    2009-04-06 12:49:46下载
    积分:1
  • 巴克内尔Verilog手册
    Bucknell Verilog Manual
    2022-02-02 15:04:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载