LED流水灯例程

资源描述这是一个verilog代码转换成二进制码格雷码，这有助于减少开关活动从而功率降低。

说明：  一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)

此代码带实现PCIE RC端的RTL代码，详细的描述了RC端是如何工作的，工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。

fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。(Verilog S29GL256S to achieve FPGA series parallel flash nor read and write erase operation function. Verilog source code)

广东工业大学硕士论文《SVPWM算法优化及其FPGA/CPLD实现》，在详细分析经典SVPWM算法基础上，提出一种优化算法，并在FPGA上实现。论文附录包含VHDL源码。(Guangdong University Thesis " SVPWM algorithm to optimize its FPGA/CPLD realization" in the detailed analysis of the classical SVPWM algorithm is proposed based on an optimization algorithm, and implemented on FPGA. Paper appendix contains VHDL source code.)

System Generator

ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

实现在屏幕上显示绿色和红色相间的水平条纹。其中，vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)

< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#272525 ；"> 芯片网络 (NoC) 被认为是下一代支持大量的处理核心 SoC 的新范式。NoC 结合均匀 processorsconstructing 双核 NoC （MCNoC） 的想法是一种方法为特定的用途，如加密技术实现高 computationalthroughput。表演示范研究 usecryptography 标准多但很少讨论这种标准的 suitableNoC。本文的目的就是把没有复杂的虚拟信道或管道技术提供高吞吐量的数据加密标准 (DES) 计算的 practicalmethodology fpga 的硬件资源。结果指出，基于网格的 NoC 数据包与 DES 规范处理元素 （PE） 设计可以实现伟大业绩 overprevious 作品

UART 变送器正以一个 8 位数据总线和 8 位地址总线。变送器 FIFO 是包含和发射机状态机包括国家： 闲着，开始的传输，传输停止的实际数据传输。UART 变送器可以连接到任何具有可配置的数据和地址总线的 UART 接收机。