登录
首页 » VHDL » protel中fpga封装库3,非常难找的

protel中fpga封装库3,非常难找的

于 2022-10-21 发布 文件大小:311.49 kB
0 216
下载积分: 2 下载次数: 1

代码说明:

protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • matlab123
    多个MATLAB设计滤波器的方法程序以及图形实现(number MATLAB filter design methods and procedures and Graphics)
    2006-12-27 23:07:56下载
    积分:1
  • lcd
    vhdl code fpga for lcd 2*16
    2017-09-22 23:15:51下载
    积分:1
  • 24小时计时时钟
    说明:  实现24小时计时,因为位数不够,这里是12进位,可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
    2020-06-23 19:40:01下载
    积分:1
  • telephone-cost-metering
    该程序用来实现电话计时以算取费用,比较简单(telephone cost metering verilog code)
    2013-11-03 19:45:00下载
    积分:1
  • power_control
    四轴动力模块,用一个顶模块控制,输入有:油门(20档);指令;水平仪控制指令,4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)
    2013-12-26 20:57:03下载
    积分:1
  • hdl_adder
    MATLAB to HDL Code conversion
    2020-06-17 12:40:01下载
    积分:1
  • 6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准...
    6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard
    2023-09-01 12:35:04下载
    积分:1
  • 60进制减法 相比较 代码效率高 可以进行级联
    60进制减法 相比较 代码效率高 可以进行级联-60 compared to 229 subtraction efficient code can be concatenated
    2022-01-25 18:25:04下载
    积分:1
  • Ldpc_DecodeV1
    block-LDPC 译码VHDL 源代码(block-LDPC decode VHDL source)
    2011-09-13 11:28:53下载
    积分:1
  • Opencore的IP Core,有实际合成过,可以用,大家参考
    Opencore的IP Core,有实际合成过,可以用,大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see
    2022-01-22 05:22:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载