SOPC技术使用 verilog编的hello 程序

浮点加法器 32 位使用 verilogused 添加 2 浮点数......

用veriloghdl编写的自制UART。在modelsim下

this is a simulation fm in simulink mathlab this is one program with pll

QPSK在赖斯信道下的模拟仿真，包括K=6和K=10下的情况(QPSK in, Laisi Xin Road, under the simulation, including the case of K = 6 and K = 10 under)

8通道同步AD芯片7608的FPGA控制程序(FPGA control program of ad7608(8 channel synchronous AD chip))

LDPC Encoding Ebook Tetourial code

介绍分频器的好资料。不光有奇数分频、偶数分频，还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)

Verilog实现FPGA的VGA塞瑟条纹显示代码，测试完全正确，可以成功的实现功能。

i2c配置SAA7113，非常有用的程序，做视频采集类必看(i2c configure SAA7113)

A 携带-保存加法器只是一组的一位全加法器，没有任何携带链接。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报