网站首页

Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开...

于 2022-10-05 发布文件大小:1.41 MB

 0  153

下载积分: 2 下载次数: 1

我要下载

代码说明：

Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开-Altera

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

xiawenyu-verilog-
数字系统设计的入门书，教你如何学会用verilog语言实现各种数字逻辑功能，例程经典易懂(xiawenyu verilog)

2012-02-18 11:40:39下载

积分：1
cpld下在线资料ByteBlaster
cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster

2022-04-14 21:44:13下载

积分：1
CCDDRIVE(TCD1206UD)
关于一款线阵CCD TCD1206UD 的驱动设计，波形符合工作要求(On how the system in SOPC using HDL language development from a custom IP core)

2020-11-14 09:19:42下载

积分：1
Verilog 下 16位除法算法程序，高精度，固定17个时钟周期
Verilog 下 16位除法算法程序，高精度，固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles

2022-01-27 13:18:06下载

积分：1
stop_watch
采用Quartus2编写的电子秒表电路实现计时、暂停等功能(Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions)

2008-04-27 13:04:03下载

积分：1
QAM
OFDM中的16QAM星座映射的实现实现详细代码(In OFDM 16QAM constellation mapping to achieve the realization detailed code)

2021-03-11 17:59:25下载

积分：1
huxideng
用Verilog实现的呼吸灯，用Verilog实现的呼吸灯(Verilog huxideng)

2016-01-15 17:34:12下载

积分：1
8051core
8051core-Verilog FPGA的51单片机内核源代码! -8051core-Verilog FPGA 51 Singlechip kernel source code!

2023-02-06 02:20:03下载

积分：1
IFFT
OFDM中的IFFF模块实现，基于verilog实现，通过验证(OFDM module in IFFF)

2010-05-28 21:16:54下载

积分：1
verilog based Real Time clock with manual input implement on fpga
它是一个基于verilog的数字时钟，显示时-分-秒，它可以手动输入，并为时、分和秒分配3个开关第二，它数字时钟频率是实时设置的。我自己用逻辑开发的。。。

2022-01-26 02:23:56下载

积分：1

696516资源总数
106914会员总数
0今日下载

Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开...

0 个回复

热门标签

热门下载