浮动点加法器

uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device

本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)

10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)

说明：  ahbsram contains all codes of sram

1、掌握WALSH码产生的原理和WALSH码的特性。 2、掌握WALSH码的产生和特性分析的软件仿真。 3、掌握WALSH码的硬件产生方法。 (1, master code WALSH WALSH code generation principles and characteristics. 2, master WALSH code generation and characterization of the software simulation. 3, master code WALSH hardware generation approach.)

用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)

74ls161 基于verilog语言的实现 源程序在压缩包的hdl文件夹中(74ls161 language based on the realization of verilog source package in compressed folder hdl)

用Verilog语言实现QPSK调制，QPSK是一种数字调制方式。它分为绝对相移和相对相移两种。 (Verilog language using QPSK modulation, QPSK is a digital modulation. It is divided into absolute and relative phase shift of the phase shift of two.)

说明：  FPGA控制外边led，并实现跑马灯等多种效果，用户可以自行控制(FPGA control outside led)

" 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 （reset_n，赤  角，必需，授予） ； 输入的 reset_n，赤  角 ； 输入 [4:0] 必需 ； 输出 [4:0] 补助金 ； reg [4:0] 格兰特 = 4"b0000 ； reg [7:0] 的状态 ；