登录
首页 » Verilog » uart code dsdlab with my clock code

uart code dsdlab with my clock code

于 2022-09-14 发布 文件大小:211.45 kB
0 183
下载积分: 2 下载次数: 1

代码说明:

uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SD_W_R
    SD卡读写源代码.用Verilog编写.很不错.值得借鉴.特别对SD卡开发的人员!(SD card reader-writer source code. Prepared to use Verilog. Is pretty good. Be used for reference. In particular, the development of personnel SD card!)
    2020-12-27 22:09:03下载
    积分:1
  • ldpc_decoder_802_3an_latest.tar
    LDPC encoder and decoder, very simple
    2015-03-10 05:35:38下载
    积分:1
  • 不使用乘法器的乘法运算
    无需使用任何乘法器乘法运算。乘法是通过使用移位操作,并找出一些乘法创新的想法,无需使用乘数。
    2022-11-10 12:45:03下载
    积分:1
  • USB
    实现FPGA与PC通信的USB2.0接口,采用verilog语言实现(Implementation of FPGA and PC communication USB2.0 interface, using Verilog language to achieve)
    2021-02-22 21:59:41下载
    积分:1
  • AM-800480SBTMQW-TW0-pdf
    800 x 480 / inch lcd
    2013-01-15 21:43:46下载
    积分:1
  • uart_vivado
    说明:  UART 收发模块,可移植,编程平台为vivado(uart communication transceiver module, portable)
    2020-10-17 13:33:10下载
    积分:1
  • e1framerdeframer
    E1成帧器和解帧器的FPGA实现源码,测试可用(E1 Framer deframer)
    2012-12-07 12:10:06下载
    积分:1
  • test1
    利用matlab,对偏振控制器进行仿真,最终在邦加球上进行显示(Using matlab, simulation of the polarization controller eventually be displayed on the Poincare Sphere)
    2013-04-07 10:42:15下载
    积分:1
  • pipelined_fft_64_128_256
    用verilog实现64点,128点,256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)
    2018-05-11 14:57:35下载
    积分:1
  • 基于FPGA的串口通信程序设计
    本代码是一个基于FPGA的串口通信程序设计,程序采用Verilog语言编写,工程中已经加入了仿真模型,并设置了仿真,如果你的电脑也安装了modelsim-altera,就可以直接点击RTL仿真,就能出仿真结果了。程序的主要功能实串口测试,当FPGA芯片收到上位机发送的数据时将数据再发回到上位机,在串口助手上进行显示。
    2022-03-22 10:58:18下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载