登录
首页 » Verilog » 基于FPGA的示波器设计

基于FPGA的示波器设计

于 2022-03-01 发布 文件大小:7.80 MB
0 188
下载积分: 2 下载次数: 3

代码说明:

这是基于FPGA的示波器设计,采用verilog描述,硬件为AC620开发板和小梅哥自主设计的ADM9226模块,能基本实现示波器的测量功能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mp3decoder
    verilog实现mp3解码程序,包括testbench(mp3 decoder verilog implementation procedures, including the testbench)
    2020-12-31 15:38:59下载
    积分:1
  • FIFO verilog 代码
    这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备,先入先出(FIFO)存储器的需要,以适应useof在I2C在I2C。 WithFIFO存储器,一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面,如果快速和低设备连接togetherwithout缓冲器时,快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中,在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
    2022-01-25 20:16:01下载
    积分:1
  • 100vhdlsimple
    说明:  100个vhdl例子,对初学者很有用,可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
    2010-05-02 10:01:58下载
    积分:1
  • de2的简单例程led
    这个练习的目的是学习如何连接简单的输入、输出设备到一个FPGA芯片,并且用这些器件实现一个电路。我们将用DE2开发板上的switches SW17-0作为输入,用LED和7-segment displays作为输出。当你拨动一个开关(比如Switch 1),对应的LED就会亮(比如LEDR1),这部分在实验手册里解释的很详细。
    2022-02-02 20:52:06下载
    积分:1
  • ahb2wishbone_latest.tar
    AHB to Wishbone memory interface VHDL source code
    2013-01-11 11:17:03下载
    积分:1
  • 100_Power_Tips_for_FPGA_Designersi
    fpga高手设计实战真经100则,最新的FPGA英文书籍,值得参考学习(100 Power Tips for FPGA Designers,The new FPGA English books, worth learning)
    2013-12-06 19:40:43下载
    积分:1
  • cycle_measure
    测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
    2013-08-29 16:09:17下载
    积分:1
  • ambe_rx_tx
    AMBE2000的压缩数据输出输入的Verilog代码,实现了自回环(loopback)效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
    2014-03-19 08:55:46下载
    积分:1
  • BCH_EncDec_Matlab
    bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
    2011-10-27 21:55:11下载
    积分:1
  • verilog_lab_solution
    Verilog 实验代码。。。经典的,里面都是完整的项目文件。 ISE环境。(Verilog test code. . . Classic, which is a complete project file. ISE environment.)
    2011-12-01 23:44:40下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载