网站首页

This document is formatted UltraEdit document describes some of the original Ult...

于 2022-09-16 发布文件大小:31.16 kB

 0  228

下载积分: 2 下载次数: 1

我要下载

代码说明：

这个文件中是UltraEdit的一些格式化文件说明由于原来的 UltraEdit 不支持 HDL 语言的格式化显示，把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可-This document is formatted UltraEdit document describes some of the original UltraEdit as a result of HDL does not support formatting language shows that the document received decompression wordfile.txt replace its installation directory under the document can wordfile.txt

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)

2013-08-18 09:29:42下载

积分：1
shiyanc
说明：希望对VHDL的学习大家有帮助，望大家指出错误，浮想交流！(We want to learn VHDL help, hope you point out an error, daydreams exchange!)

2011-04-14 09:10:28下载

积分：1
2-ADC—单通道（DMA读取）
说明： STM32F103 ADC 通过DMA进行读取(STM32F103 ADC reads by DMA)

2020-08-20 15:36:26下载

积分：1
Muliplexer
说明： Multiplexer 4 to 1 on Modelsim

2020-10-14 13:56:09下载

积分：1
BPSK
说明：先用Matlab理论仿真，再用Verilog语言在ISE环境下编写程序，可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)

2020-06-19 22:40:02下载

积分：1
hbf
half band filter code

2015-03-30 18:24:44下载

积分：1
m序列生成VHDL代码
伪随机m序列VHDL代码，生成多项式为1+x+x^7 (203)，包括代码文件.vhd和模块文件.bsf以及仿真波形，可直接添加到工程中使用。

2023-02-01 13:50:03下载

积分：1
PCPU设计代码
说明： RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)

2020-06-24 04:00:01下载

积分：1
四位动态刷新数码管显示，ＶＥＲＩＬＯＧ代码，含详细的中文注释．...
四位动态刷新数码管显示，ＶＥＲＩＬＯＧ代码，含详细的中文注释．-Four dynamic refresh digital tube display, VERILOG code, with detailed notes in Chinese.

2022-02-10 00:53:27下载

积分：1
divisor
Time divisor vhdl code

2009-06-02 21:31:05下载

积分：1

696516资源总数
106914会员总数
0今日下载

This document is formatted UltraEdit document describes some of the original Ult...

0 个回复

热门标签

热门下载