网站首页

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

于 2022-09-14 发布文件大小:388.13 kB

 0  158

下载积分: 2 下载次数: 1

我要下载

代码说明：

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DATA_Scramble
扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)

2021-01-16 19:28:46下载

积分：1
FPGAtraining
远立科技FPGA培训文档,关于GFP项目的一些细节，很好的！(Yuan established FPGA technology training documentation)

2011-01-11 13:52:10下载

积分：1
verilog_DATA_displays
使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)

2014-01-16 10:49:55下载

积分：1
FPGA使用Xilinx复位
Xilinx FPGA reset usage

2022-02-01 16:18:58下载

积分：1
SERDES_handbook
SERDES资料，包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)

2017-01-12 18:28:41下载

积分：1
memristor
忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)

2020-11-29 17:09:31下载

积分：1
stm8uart
Demo program for use UART STM8S

2013-09-05 03:18:35下载

积分：1
verilog8
Learning Verilog Chinese Version Part 8

2012-06-15 06:04:00下载

积分：1
CC
说明： 802.16d 的卷积编码和解码的VHDL实现(802.16d cc encoding and decoding,writing in VHDL)

2015-05-14 23:05:54下载

积分：1
通过VHDL语言的例子，乒乓球运动的FPGA原型样机（2章）是
应用背景FPGA原型的VHDL例子提供一系列清晰，易于遵循的快速代码开发模板；大量的实际例子来说明和强化的概念和设计技术；现实可实施的项目和测试在Xilinx原型板；深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。

2022-08-13 14:19:44下载

积分：1

696516资源总数
106914会员总数
0今日下载

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

0 个回复

热门标签

热门下载