登录
首页 » VHDL » 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!...

一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!...

于 2022-09-14 发布 文件大小:671.09 kB
0 175
下载积分: 2 下载次数: 1

代码说明:

一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this document contains Altera Corporation in the ep1c20 FPGA code and configuration files, you can direct download!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL出租车计费代码
    该代码实现出租车计费功能,例如起步价为5元,按住相关控件后,每隔五秒,计数将加1,实现类似于开车时计费的功能,当松开按键后,计费也将停止。。。。
    2022-02-14 00:52:30下载
    积分:1
  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • ffirr_166i
    fir低通滤波器 用于dspbuilder pll:25nss data 400khz sin 10.8khz 已通过测试。 (fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.)
    2012-06-10 17:54:50下载
    积分:1
  • PSK
    实现psk调制解调,vhdl代码,仿真文件也有(psk shixian tiaozhiyujietiao)
    2013-04-10 14:24:53下载
    积分:1
  • performance with rayleigh
    matlab bpsk with rayleigh performance expirement
    2020-06-24 21:40:01下载
    积分:1
  • sqrt_pipeline
    说明:  Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • VHDL的四选一选择器
    VHDL的四选一选择器-VHDL four elected a selector
    2022-03-04 19:05:14下载
    积分:1
  • AES_128
    AES 128 bit with various device interface on FPGA
    2021-03-09 17:59:27下载
    积分:1
  • FREEDEV数字应用开发板上的I2C总线IP核的verilog描述
    FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog description of
    2022-03-28 16:58:18下载
    积分:1
  • 王金明:《Verilog HDL 程序设计教程》程序
    王金明:《Verilog HDL 程序设计教程》程序-Wang Jinming:
    2023-04-09 20:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载