VHDL的四选一选择器

十分基础的CCD的测试程序，大家可以下载调试CCD(this is a ccd test chengxu ,it is very good to use ,you can down it )

通过UART在FPGA数码管上显示经纬度坐标的代码(By UART displayed on FPGA digital latitude and longitude coordinates of the code)

The objective of the labs today is to give you a basic understanding of FPGA design and enough experience to begin your own FPGA design with the ISE 10.1 tools and the Xilinx Spartan-3A DSP 1800A Starter Kit.

本例介绍直接合成带阻滤波器的方法，n阶滤波器能实现n个传输零点(A direct synthesis technique of a new class of bandstop coupled resonator elliptic filters is presented. Two different coupling schemes, which both include source–load coupling are used. The first coupling and routing scheme is the standard folded structure used in implementing bandpass elliptic filters with transmission zeros using resonators.)

一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation

这是用Verilog写的RS485通信程序，可以使用，希望大家能够互相交流，(This is a Verilog writing RS485 communication program, can be used, I hope we can communicate with each other,)

基于Verilog HDL出租车计费系统的研制(Based on Verilog HDL Taxi Accounting System)

de2-115引脚的配置，quartusII的设置(de2-115 configuration pins, quartusII settings)

用VHDL实现自动售货机，可供毕业设计参考。可以输入硬币和纸币，硬币的识别范围是5角和1 元的硬币，纸币的识别范围是1 元、5 元，10 元，20元，50元，100元。可以连续多次投入钱币。可以选择的商品种类有16种，价格分别为1-16元，顾客可以通过输入商品的编号来实现商品的选择。 即有一个小键盘（0-9按键）来完成，比如输入15时要先输入1，再输入5。顾客选择完商品后，可以选择需要的数量。每次可以选择最多三个商品。然后显示出所需金额和已投币总币值。在投币期间，顾客可以按取消键取消本次操作，钱币自动退出。

2维4节点的UEL单元，嵌入UMAT，采用j2 mises屈服准则(2d4nodes uel elements, with umat codes, and j2 mises flow rule)