实现PWM波型....使用VHDL语言

七人表决器，当有四人或四人以上的人同意是，表决通过。每个裁判控制一个开关，高电平表同意，在quartusII上用全加器来实现，当表决通过时，实验箱上的LED灯亮

verilog hdl coding DDR sdram control for fpga -verilog hdl coding DDR sdram control for fpga

脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器(Pulse Multiplier: a GF (2m) domain on the Digit-Serial pulsation structure (Systolic) the multiplier)

DDS Verilog 代码。包含英文文档说明-DDS Verilog code. Containing the English documentation

I2C接口标准建模源码,I2C interface standard modeling source-I2C interface standard modeling source

本文介绍了汉明编码与译码通过FPGA器件来实现，介绍了使用VHDL语言编程的基本算法！-This article describes the Hamming encoding and decoding through the FPGA device to implement, introduced the use of VHDL programming language is the basic algorithm!

Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2

UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制(UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission)

SDR SDRAM 控制器的源代码 altera公司的(source code from altera)

这主要是学习vhdl和fpga设计的一些资料(study for vhdl and fpga)