设计采用Verilog HDL 16位CPU。

Synopsys 8051 IP core documentation.

verilog编写的全功能串口-verilog programme of serial port

SoC sample Code using Altera Xcaliber, good usefull SoC.

红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。(Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.)

vhdl编写的4X4键盘扫描程序，可以有效的消除抖动，并且提供蜂鸣器输出。(VHDL prepared 4X4 keyboard scanner, you can effectively eliminate jitter and provide buzzer output.)

说明：  卫星信道模拟器能够模拟卫星信道的传播特性，用于设备的通信调试，节 约研发成本。目前，很多卫星信道模拟器在参数设置上存在问题：有的参数难 以调节；有的采用上位机进行参数设置，通过上位机设置参数需要连接电脑， 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器，FPGA 作为算法实现和控制单元，通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)

说明：  简单的vhdl的四位并串转换程序，可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)

用fpga实现的连连看游戏，功能还不完善，不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)

说明：  生成一个M伪随机序列码，在ISE平台上可跑通(Generate an M Pseudo-Random Sequence Code which runs on ISE platform)

32位加法器作为VHDL编写的第一个代码；