登录
首页 » VHDL » 设计采用Verilog HDL 16位CPU。

设计采用Verilog HDL 16位CPU。

于 2022-03-11 发布 文件大小:1.21 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

design cpu 16 bits by verilog HDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS-422standardmodulev2
    rs422标准通讯模块 异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)
    2013-12-23 14:14:18下载
    积分:1
  • 13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用...
    13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用-13 key keyboard VHDL top-level document, I was a novice with the hope that useful for beginners
    2022-03-04 05:06:34下载
    积分:1
  • Verilog数字系统设计教程(第二版) 夏宇闻
    说明:  Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
    2020-06-20 18:40:02下载
    积分:1
  • 1
    一个解决除法溢出的例子,可以学习到很多,注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)
    2013-12-24 09:19:13下载
    积分:1
  • multiplication
    我感谢我能找到这个页面WAP相同的帮助。我在开始设计的VHDL的电路。
    2023-01-29 02:40:04下载
    积分:1
  • key_test
    fpga的按键程序,实现按键和led的对应点亮。(The key program of FPGA realizes the corresponding lighting between keys and led.)
    2018-04-13 00:00:28下载
    积分:1
  • 一个交通灯的vhdl语言实现 用 VC的  1.在指定的文件夹内查找某个文件      2.获取系统文件夹的路径, 要求显示windows system tem...
    一个交通灯的vhdl语言实现 用 VC的  1.在指定的文件夹内查找某个文件      2.获取系统文件夹的路径, 要求显示windows system temp 当前目录的路径 C语言  跳马问题:在5*5的棋盘上,以编号为1的点出发,按日只跳马,要求不重复地跳所有位置,求出符合规则所有跳马的方案     1  6  15  10  21     14 9  20  5   16     19 2  7   22  11     8  13 24  17  4     25 18 3   12  23 -a traffic light VHDL language of a VC. The designated folders to search within a document 2. Access to the system folder path, requested that the current windows system temp directory path C language vault : 5* 5 in the chessboard to the No. 1 starting point, the only daily vault and asked not to repeat all locations to jump to get in line with all rules of the program vault 1 6 15 10 21 14 9 20 5 16 19 2 7 22 11 8 13 24 17 4 25 18 3 12 23
    2022-02-14 11:48:06下载
    积分:1
  • LCD_test
    this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
    2013-07-25 14:43:43下载
    积分:1
  • FPGA-implementation
    重点介绍了双线性插值算法和该方法的F P GA硬件实现 方法, 包括图像数据缓冲单元、 插值系数生成单元以及插值计算单元等。(Highlights the bilinear interpolation algorithm and the method of F P GA hardware The method includes an image data buffer unit, the interpolation coefficient generating unit and an interpolation computing unit and the like.)
    2021-05-14 18:30:02下载
    积分:1
  • frame_syn
    2010-04-28 10:34:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载