登录
首页 » VHDL » IIC主设备的代码实现(verilog),从设备模型

IIC主设备的代码实现(verilog),从设备模型

于 2022-09-07 发布 文件大小:683.45 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

IIC主设备的代码实现(verilog),从设备模型-IIC main equipment of the code (verilog), from the device model

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 官方的RS232例程详细Altera非常实用
    altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
    2023-04-15 09:15:03下载
    积分:1
  • Can be directly downloaded to the chip used in the complete UART with FIFO proce...
    可以直接下载到芯片用的带有FIFO的完全UART程序,vhdl语言编写。-Can be directly downloaded to the chip used in the complete UART with FIFO procedures, vhdl language.
    2022-05-23 23:16:30下载
    积分:1
  • ViterbiAlg
    说明:  Viterbi译码,IS-95中的1/2码率的卷积码(Viterbi decoding, IS-95 of 1/2 the rate Convolutional Codes)
    2006-04-11 14:10:58下载
    积分:1
  • basic_dff
    spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替(spartan-3e VHDL fpga input with sliding button instead of the output with led instead)
    2012-04-23 16:40:17下载
    积分:1
  • 1
    一个解决除法溢出的例子,可以学习到很多,注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)
    2013-12-24 09:19:13下载
    积分:1
  • fifo16_16
    异步的fifo,写时钟和读时钟相互独立,能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)
    2020-10-26 10:49:59下载
    积分:1
  • VHDL显示六位学好
    在八位七段数码显示管上显示8位学号,要显示的学号可以在程序内改,经设备验证无错误,且运行良好。
    2022-05-30 18:34:23下载
    积分:1
  • MifFileGen
    VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子,生成的是一个定点的正弦数据表文件,需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
    2013-07-19 02:32:45下载
    积分:1
  • altera EP1C6Q240C6开发板原理图
    altera EP1C6Q240C6开发板原理图-altera EP1C6Q240C6 SCH
    2022-12-08 05:45:03下载
    积分:1
  • utmi
    说明:  介绍USB PHY接口中的UTMI接口, 对使用Verilog进行USB接口编程具有帮助。(This paper introduces UTMI interface in USB PHY interface. It is helpful for programming USB interface with Verilog.)
    2021-03-17 21:39:21下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载