登录
首页 » VHDL » IIC主设备的代码实现(verilog),从设备模型

IIC主设备的代码实现(verilog),从设备模型

于 2022-09-07 发布 文件大小:683.45 kB
0 157
下载积分: 2 下载次数: 1

代码说明:

IIC主设备的代码实现(verilog),从设备模型-IIC main equipment of the code (verilog), from the device model

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • i2c_peri_demo_revC1
    说明:  I2C 从设备通讯应用示范程序,用于I2C设计验证(I2C slave communication application demo program, used to for I2C design verification )
    2010-03-18 01:24:52下载
    积分:1
  • modelsim_ug
    Mentor Graphics ModelSim User s Guide Software v6.3g
    2010-04-18 13:30:25下载
    积分:1
  • 3input_xor
    用Hspice实现一个三输入异或门,并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
    2018-06-12 11:06:45下载
    积分:1
  • vhdl
    code for fft non synthesisable in xilinx ise
    2013-09-30 13:16:13下载
    积分:1
  • fpga0023202323
    FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)
    2010-11-01 15:49:34下载
    积分:1
  • EP1C6_EP1C12核心板原理图,方便自己动手做板学习FPGA
    EP1C6_EP1C12核心板原理图,方便自己动手做板学习FPGA-EP1C6_EP1C12 core board schematics, do-it-yourself to do to facilitate learning FPGA board
    2022-07-11 04:51:07下载
    积分:1
  • digital-PLL
    收集的关于数字锁相环的理论模型和分析讨论,适用于FPGA的数字电路设计。(Theoretical models and analysis and discussion about digital PLL collected for FPGA-based digital circuit design.)
    2015-02-11 10:39:31下载
    积分:1
  • VHDL描述的时钟分频电路,用途广
    VHDL描述的时钟分频电路,用途广-VHDL description of the clock divider circuit, uses widely ...
    2022-03-10 15:35:57下载
    积分:1
  • 这是个UART发送的VHDL程序,调试过,还可以
    这是个UART发送的VHDL程序,调试过,还可以-This is a UART to send the VHDL program, debug, and can also be
    2022-08-10 15:14:18下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载