网站首页

这是个vhdl编写的16bit的加减法器

于 2022-02-15 发布文件大小:1.48 kB

 0  191

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是个vhdl编写的16bit的加减法器-This is vhdl prepared by the modified instruments used in the 16bit

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于DE2-70开发板的VGA接口实现程序
基于DE2-70开发板的VGA接口实现程序，可在VGA屏幕上显示800*600分辨率的图像，刷新频率60Hz

2022-03-12 13:00:51下载

积分：1
QPSK_1
QPSK调制，QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)

2020-12-06 19:29:22下载

积分：1
vhd语言编写交通灯
本代码来自老师指导，自己编写，可以修改交通灯的时间

2022-12-15 17:30:09下载

积分：1
project_1
说明：简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)

2020-06-16 22:20:01下载

积分：1
clo
实现时分秒的计数和校正实现时分秒的计数和校正(Realized and correction of minutes and seconds count)

2009-12-21 22:52:39下载

积分：1
实现十字路口简单交通灯的verilog hdl源代码,可以实现
实现十字路口简单交通灯的verilog hdl源代码,可以实现-Realize a simple traffic lights at the crossroads of the verilog hdl source code, can be achieved

2022-01-26 07:56:11下载

积分：1
uart
uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)

2020-06-20 20:00:02下载

积分：1
aes
Matlab code to simulation the wireless channel type.This is the most common case called Rayleigh channel.And in the frequency selective channel.

2009-12-20 14:16:40下载

积分：1
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply

2022-03-22 20:09:19下载

积分：1
DATA_scramble
扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)

2009-12-20 16:44:15下载

积分：1

696516资源总数
106914会员总数
0今日下载

这是个vhdl编写的16bit的加减法器

0 个回复

热门标签

热门下载