登录
首页 » VHDL » 这是个vhdl编写的16bit的加减法器

这是个vhdl编写的16bit的加减法器

于 2022-02-15 发布 文件大小:1.48 kB
0 202
下载积分: 2 下载次数: 1

代码说明:

这是个vhdl编写的16bit的加减法器-This is vhdl prepared by the modified instruments used in the 16bit

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL 算术逻辑单元ALU_复旦
    我是复旦的研究生。这是用VHDL写的ALU,仿真通过,压缩包里包括了每个源代码,而且都有相应的testbench,你直接加入你的工程当中就可以进行验证。设计时。我使用Modelsim环境来编写的。
    2023-06-11 02:05:03下载
    积分:1
  • eluosi_game
    这是一个基于NIOSII的俄罗斯方块游戏设计,是基于FPGA的,利用流模式DMA传输实现游戏。(This is a box based on the Russian NIOSII game design, is based on the FPGA, and the use of streaming mode DMA transfer realize the game.)
    2007-09-29 23:52:25下载
    积分:1
  • 带load、clr等功能的寄存器
    带load、clr等功能的寄存器-belt load, the function clr Register
    2022-06-20 10:15:42下载
    积分:1
  • GPS
    在fpga中对GPS信息采集程序。具有很好的参考性(In the fpga in the GPS information collection procedures. Has a very good reference)
    2011-11-17 13:49:20下载
    积分:1
  • snake_VHDL
    基于vhdl编写的贪吃蛇游戏,课程设计必备(Based on the VHDL language of the snake game, curriculum design essential)
    2020-11-06 09:49:50下载
    积分:1
  • 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的DDR控制器程序!...
    一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的DDR控制器程序!-A VHDL design with the use of powerful 32-bit CPU, this document contains a complete set of DDR controller program!
    2023-08-19 21:45:03下载
    积分:1
  • Oregano Systems 8051 ip core
    Oregano Systems 8051 ip核-Oregano Systems 8051 ip core
    2022-08-21 05:55:40下载
    积分:1
  • adder32
    原理图输入法制作的32位加法器。。。。。。。。(adder32)
    2009-12-29 19:32:52下载
    积分:1
  • PWM
    飞思卡尔智能车芯片模块程序 MC9S12XS128 测试通过(freescale smart car for MC9S12XS128)
    2011-08-04 10:34:33下载
    积分:1
  • niossram
    altera fpga ep3c25器件微处理器开发,niosii+sram, 已编译通过,可直接下载到开发板(altera fpga ep3c25 the development of microprocessor devices, niosii+ sram, compiled through, can be directly downloaded to the development board)
    2009-04-13 13:26:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载