Processor Design

n_bit_paralleLoadShiftRegJK

这是一个异步的FIFO模块，还有5个部分，比较器，写满读空状态标志，和一个RAM模块，是编写一些大型程序的基础模块。谢谢大家，期望大家能够用得着

HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号，在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯，数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)

应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200，WCDMA，TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法：生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后，深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法 和基于近似下三角的编码算法 没有充分利用该标准LDPC 码校验矩阵的特点，为降低所设计的编码器的复杂度，我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤，输出2304bits的码字，并与MATLAB仿真输出码字比较，验证了其正确性

使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)

代码用两种方法设计了一个基于多相滤波的内插器，低通滤波器采用128阶凯撒窗，内插倍数32，并且给定信号范围，验证了内插器的正确性，画出了内插前后信号的频谱。(The code design the interpolator based on polyphase filter using two methods.The low pass filter is 128 order Caesar window and interpolation multiple is 32.I give the range of the signal to verify the interpolator and plot the spectrum of the signal before and after the interpolator. )

开发板管脚有利于显示从0-9的所有数字，能够依次显示，能自己设定时间。字体会变化。

verilog 简易频率计的设置，包括整个工程(verilog simple frequency meter settings, including the entire project)

基于FPGA实现PID算法，增量式 PID算法输出作为PWM的输入，实现电机的调速控制，verilog代码实现，不过没有用乘法器 预留了反馈通道，对电机速度进行反馈控制

适用于NIOS II的1024点FFT C算法( 1024-point FFT C algorithm for NIOS II)