dlatch触发器或锁存器的实现

用verilog语言编写的串口读写程序，波特率可调，亲测可用。(this is a program for UART by verilog, which is useful.)

这个是verilog下miller米勒编解码，小实验。直接运行即可，将时间轴拉大即可看到具体波形。

XAPP585 serdes_1_to_7 and serdes_7_to_1 data

基于 FPGA的 VGA 接口的实例，在这里，我们先要考虑 vga_interface.v 支持的图像分辨率，亦即 16x 16 。所以 RAM 所需要的储存空间是 16Bits x 16Words。RAM 和 FIFO 一样，要访问 RAM 的时候都需 要拉高 xx_En_Sig 信号。由于RAM 包含 16Bits 所以 Write_Data 和 Read_Data, 皆 是16 位的位宽。当然，16Words 表示了 xx_Addr_Sig 是 4位的位宽。

酷睿系列流水灯通用程序，来回往返流水，点亮led(ledwater for ep2c8q208c8)

此代码是Turbo码译码算法中的Max-Log-MAP译码算法。

这是FIR滤波器实现参数化的数据位宽，cofficients和数据的定点宽度和阶滤波器。

说明：  模糊控制器verilog程序，模糊控制器最简单的实现方法是将一系列模糊控制规则离线转化为一个查询表（又称为控制表）。这种模糊控制其结构简单，使用方便，是最基本的一种形式。(Verilog program of fuzzy controller)

说明：  RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)

说明：  LTE is an abbreviation for Long Term Evolution.