仲裁者Verilog

实现了MASH111功能，输入位数可编程(MASH 1-1-1, delta-sigma , input bits are programmable)

xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)

通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)

a power point presentation presenting how to impliment EMF and GMF with DDS

4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)

ds18b20温度传感器，通过状态机对传感器分别进行初始化，访问寄存器，读取数据，将读取到的数据显示到数码管当中，实现温度传感的功能。18b20主要是3个状态机，一个主状态机和两个嵌入的状态机。

传统的一个按键一个端口的方法，若要实现16个按键，则需要16个端口，而现在这个矩阵键盘的设计，16个按键，仅仅需要8个端口，如果使用16个端口来做矩阵键盘的话，可以识别64个按键，端口的利用率远远比传统的设计好的多，所以如果需要的按键少的话，可以选择传统的按键设计，如果需要的按键比较多的话，可以采用这种矩阵键盘的设计。

这是基于MIMO-OFDM的同步算法研究的源程序。本程序采用的极大似然估计的方法。(This is based on MIMO-OFDM synchronization algorithm source code. The program uses the method of maximum likelihood estimates. )

Bone microphnoe simulator. this is a trial to de-noise the bone microphone signals. This also utilizes om-lsa algorithm

xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能(Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance existing projects the system clock frequency, at the same time you can also use static timing report after mapping, as well as after placement and routing static timing analysis report to you design performance)