仲裁者Verilog

code for fft non synthesisable in xilinx ise

RSA加密算法IP，用verilog实现，结构清晰，注释全面，其中包括verilog的源代码，testbench和日文的设计说明文档 ./RSA_tb.v ./RSA1024_RAM.v ./RSASpec2007Oct11.pdf

C++获取CPU占用率，一个类和一个头文件(Gets the CPU Use rate)

说明：  uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device

使用Verilog编写的正弦波生成工程，使用ROM核产生，利用mif文件(Written using Verilog sine wave generation projects using ROM nuclear generation, use mif file)

这是一个学习verilog HDL的好资料，适合于初学者，讲解详细，从浅入深，学好这个语言，是学习硬件描述语言的好东西，好资料！

cordic算法的verilog 语言实现，注释详细，资料齐全，实现了cordic算法的各个功能，可以计算正余弦(cordic algorithm verilog language, detailed notes, and complete information)

//功能描述 //这是一个spiflash的控制程序 //写选择和读选择一样时为空操作 //写选择为1并且读选择为0时使用写模式，写模式下有数据命令的选择 //写选择为0并且读选择为1时使用读模式 //命令和数据的输入都是使用data_in //地址的输入是使用addr //目前能使用的只有写入8位的命令（通过data_in），写入数据（通过addr和data_in），读出8位数据（addr和data_out） //使用时不用检测忙位，模块会自动进行检测 //当完成读或者写时信号spifl_over会出现上升沿 //DO、Dio、cs、spi_clk_out对应spiflash的端口

有四个层次的轮循仲裁器。这是由 WD Peterson 在 vhdl 语言编码的衍变

基于FPGA的UART功能实现，包含四个模块，波特率产生，顶层，发送和产生模块。