-
CSA - carry select Adder (16 bit by verilog)
这是verilog提供的16位CSA
- 2023-07-21 18:30:03下载
- 积分:1
-
快速表达式运算
快速表达式运算 - The fast expression operates
- 2022-10-06 00:55:03下载
- 积分:1
-
几个数值算法,二分法、分段线性插值、复合梯形法
几个数值算法,二分法、分段线性插值、复合梯形法-several numerical algorithm dichotomy, piecewise linear interpolation, composite trapezoidal method
- 2022-07-06 21:59:06下载
- 积分:1
-
C++ net time 读取网洛时间
C++ net time 读取网洛时间-C net Luo time reading time
- 2022-08-03 15:31:02下载
- 积分:1
-
这个是SIMPSON求基公式的运用,求解任意一个函数在某个积分区间的结果。...
这个是SIMPSON求基公式的运用,求解任意一个函数在某个积分区间的结果。-SIMPSON this is the base formula for the use of a function to solve arbitrary points in a range of results.
- 2022-02-05 22:03:14下载
- 积分:1
-
design an O (n2) time algorithm to identify by the number n of the longest seque...
设计一个O(n*n)时间的算法,找出由n个数组成的序列的最长单调递增子序列--design an O (n2) time algorithm to identify by the number n of the longest sequence monotonically increasing sequences.
- 2022-03-01 13:31:38下载
- 积分:1
-
运筹学很有用的程序,线性规划课本里的习题答案,求解线性规划问题...
运筹学很有用的程序,线性规划课本里的习题答案,求解线性规划问题-Useful operational research procedures, linear programming exercises in the textbook answer for solving linear programming problems
- 2023-07-12 17:00:03下载
- 积分:1
-
achieve with a horse riding game FOSS
用c++实现的马踏棋源码-achieve with a horse riding game FOSS
- 2022-05-23 08:04:10下载
- 积分:1
-
过程不去说
应用背景脚本对积分ção de不是财政de赛达utilizando tabela intermediaria对位pedidos de文达。积分为tabelas pedido_de_venda,SC5,SC3,SF2,SD2 E航空公司班机检查员关键技术脚本费托EM advpl E Banco de墙裙Oracle。作为一个çõFAZ Integra ES银行Banco河间qualquer aplicaçãO阙,该公司pedidos Na tabela intermediaria对位dentro做Protheus / microsiga
- 2023-03-06 05:20:04下载
- 积分:1
-
traffic_light
应用背景`时间1ns / 1ps/////////////////////////////////////////////////////////////////////////////////// /公司:和;/ / /工程师;/ / / / / / / / / /;//创建日期: ; ;15:48:50 11 / 30 / 2关键技术`时间1ns / 1ps///////////////////////////////////////////////////////////////////////////////// /公司:和;/ /工程师:/ / / ///创建日期: ;15:49:44 11 / 30 / 2015/ /设计名称: ;semaforo/ /模块名称: ;C:/用户/学生/文件/应用/ 7 / semaforo_edgar semaforo_fix V。/ /项目名称: ;semaforo_edgar/ /目标设备;/ /工具版本;/ /描述:&;/ / / // / Verilog测试夹具的ISE模块创建:semaforo/ / / // /依赖关系:/ / / / / / / / / /;/ /修订:/ /修订0.01文件创建/ /附加评论:/ / / / / / / / / /;////////////////////////////////////////////////////////////////////////////////模块semaforo_fix;/ /输入reg RST;reg CLK;/ /输出丝SR1;丝SA1;丝SV1;金属锶;丝SA2;线2;//实例化在测单元(UUT)semaforo UUT(。RST(RST),& nbsp;。时钟(CLK),& nbsp;。SR1(SR1),& nbsp;。SA1(SA1),& nbsp;。SV1(STR),& nbsp;Sr(锶)。,& nbsp;。SA2(SA2),& nbsp;SV2(SV2)。);初步开始/ /初始化输入RST = 0;时钟= 0;为全球复位完成100纳秒/ /等待# 100;和公司;及;及;在这里增加刺激终点和公司
- 2023-07-12 13:35:02下载
- 积分:1