登录
首页 » VHDL » 实现了三种乘法器,可以进行性能比较,比较有较之

实现了三种乘法器,可以进行性能比较,比较有较之

于 2022-08-06 发布 文件大小:22.46 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

实现了三种乘法器,可以进行性能比较,比较有较之-multi

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Gen_Opto_Simplis
    Simetrix搭建的一个光传输仿真工程,很好的学习参考。(Simetrix built an optical transmission simulation project, a good reference for learning.)
    2018-09-15 00:22:03下载
    积分:1
  • 基于VHDL的UART控制器设计
    UART模块的VHDL语言设计(Design of VHDL language based on UART module)
    2017-11-13 23:56:26下载
    积分:1
  • vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。...
    用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。-VHDL language using FPGA-based waveform generator. Does the need for experimental waveforms generated very useful.
    2022-05-22 13:12:54下载
    积分:1
  • SHA256
    SHA256加密过程,非常详细,内附原码,还有文档,很可用~(SHA256 encryption process, very detailed, containing the original code, as well as documents, it is available ~)
    2020-11-25 16:19:33下载
    积分:1
  • spi-MRAM
    Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)
    2013-08-14 12:05:26下载
    积分:1
  • Write their own extensions clock, an increase of the year, month day time, veril...
    自己写的扩展功能时钟,增加了年、月日计时,verilog代码,已在spatarn3实现。-Write their own extensions clock, an increase of the year, month day time, verilog code in spatarn3 realize.
    2023-01-04 22:35:04下载
    积分:1
  • fft_ex1
    基于verilog的FFT设计,使用vivado作为开发平台(Verilog based on the FFT design, the use of vivado as a development platform)
    2021-02-24 23:39:39下载
    积分:1
  • vga_ctl_640x480
    VGA 640x480 driver in verilog
    2010-08-16 02:48:43下载
    积分:1
  • RS_5_3_CODEC
    完成RS(5,3)编码程序,运用Verilog语言。(Complete the RS (5,3) coding process, the use of Verilog language.)
    2010-05-25 21:21:34下载
    积分:1
  • 扰码器的verilog实现,参考802.11a相关标准
    扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation
    2022-03-13 09:09:35下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载