网站首页

EAACK secure system

于 2022-08-06 发布文件大小:10.81 kB

 0  248

下载积分: 2 下载次数: 1

我要下载

代码说明：

很好，我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Signed-Arithmetic-in-Verilog-2001
有符号数的完整讲义和例子Verilog 2001(Signed Arithmetic in Verilog 2001, paper with examples)

2011-01-18 17:15:09下载

积分：1
VGA基础彩条测试实验
基于FPGA的VGA彩条测试实验，通过Verilog编写，程序通过一个key键控制几种显示模式之间的转换。。。分别有：纯色、彩条、过渡色、大方块、小方块等几种显示模式。。。因为都已在程序中设好，并没有加一些其他的模块调用。。。程序内的pll是48-40的，要用的话需根据需要更改。。分辨率有两种可供选择

2022-05-04 21:10:13下载

积分：1
n_bit_paralleLoadShiftRegJK
n_bit_paralleLoadShiftRegJK

2017-11-17 17:27:49下载

积分：1
基于OFDM的通信系统系带设计
基于XILINX FPGA的OFDM通带系统设计，包括书和代码

2022-02-07 00:36:46下载

积分：1
AHB总线代码
APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，它的总线架构不像AHB支持多个主模块，在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单，只有四个控制信号。

2022-01-29 03:34:40下载

积分：1
简易报文识别器
里面有状态机的应用，比如在HEAD那个状态，统计5个0x55d5数，那么如何知道现在希望是55还是d5呢？假设head_flag信号，若head_flag=0，希望是55；若是head_flag=1，希望是d5。 4. 初值：0；加

2022-02-04 11:09:55下载

积分：1
UVM SV阶段
此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。

2023-09-04 11:35:07下载

积分：1
verilog code of counter with clock divider for fpga implementation
带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的，完全可以合成，可以在FPGA上实现；

2022-10-05 15:10:03下载

积分：1
LCD1602
通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)

2013-08-04 13:12:05下载

积分：1
flashZ
FPGA控制m25p16flash芯片读写控制spi协议可实现擦除写入读出功能(SPI protocol for read and write control of m25p16 flash chip controlled by FPGA Erase Write-Read Function)

2018-12-19 16:10:59下载

积分：1

696516资源总数
106914会员总数
0今日下载

EAACK secure system

0 个回复

热门标签

热门下载