网站首页

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能

于 2023-03-20 发布文件大小:1.91 kB

 0  150

下载积分: 2 下载次数: 1

我要下载

代码说明：

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能，使用该模块，需要注意的是，工作的时钟频率应该搞于ts流的输入时钟 2 倍以上，这样完成对ts流的低码流到系统时钟频率的转换和同步功能

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ARM-Verilog-HDL-IP-CORE
ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)

2020-09-21 10:27:52下载

积分：1
EncoderUsingif
encoder using else if statement

2015-05-21 13:41:00下载

积分：1
12864hanzixianshi
基于FPGA 的12864液晶显示汉字，用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)

2021-04-27 15:48:44下载

积分：1
A4_Uart_Top
说明：串口！这是一个使用的通信程序，非常好用。(serial port Serial port! This is a communication program used, very useful.)

2020-06-17 14:00:01下载

积分：1
7×7交叉使用Verilog
这是Verilog代码使用Verilog实现交叉。

2022-10-06 06:25:03下载

积分：1
终结者扰频器
In 电信, a 扰频器是一种设备，则转置或反转信号或以其他方式进行编码请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2023-04-16 00:10:03下载

积分：1
fifo
同步fifo，本设计采用同步fifo方式，中间例化ram，实现同步fifo传输

2022-10-13 12:40:03下载

积分：1
简易数字钟程序（基于ALTERA quartusII）
一个简易数字钟程序，可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

2022-03-20 09:54:44下载

积分：1
verilog语言秒表程序源代码及时序图
用verilog语言详细编写的源代码及顶层文件，含有时序图分析。要求有Quartus2开发环境。

2022-05-20 14:07:49下载

积分：1
数字时钟Verilog
数字时钟的Verilog程序，用quartus打开就能使用，可以用做课程设计、电子设计等使用

2022-08-10 05:05:06下载

积分：1

696516资源总数
106914会员总数
0今日下载

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能

0 个回复

热门标签

热门下载