网站首页

一个UDP／IP核心架构的VHDL实现

于 2022-07-22 发布文件大小:183.48 kB

 0  149

下载积分: 2 下载次数: 1

我要下载

代码说明：

资源描述这个包提供了一个UDP／IP核心架构的一个开源的VHDL实现和PC机与FPGA接口传输基础C类型（字符、16 / 32 / 64位的整数，浮点数和双打）。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

_145981_lUzelPjqIfKo
PWM调制流水灯的亮度，可以看到流水灯从亮到暗(PWM modulation)

2011-11-23 14:19:15下载

积分：1
srio
fpga平台实现srio通信，以及srio端口寄存器设计。(FPGA platform to achieve sRIO communication, as well as sRIO port register design.)

2017-07-09 16:52:45下载

积分：1
关于FFT算法的FPGA实现（源码），数字信号处理不可少。
关于FFT算法的FPGA实现（源码），数字信号处理不可少。-FFT algorithm on the FPGA implementation (source code)

2022-02-26 14:45:28下载

积分：1
编写 4 x 1 多路复用器使用下列方法 (1) If else 语句 (3) 具有声明 (2) Case 语句的 VHDL 代码
编写 VHDL 代码为 4 x 1 多路复用器，使用下面的方法 (1) if else 语句 (2) case 语句 (3) 与声明

2022-02-06 00:17:34下载

积分：1
系统设计
说明：基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)

2020-06-21 02:00:01下载

积分：1
mod 6 计数器
在几乎所有的数字系统，计数器被广泛使用的领域，如频率

2022-06-14 15:14:34下载

积分：1
PCI_PIO
不足20元的PCI设计，含ABEL源代码。(PCI design less than 20Yuan ,including ABEL code)

2005-08-28 02:44:26下载

积分：1
3Digit_7segment_ind_decoder
3 Digit BCD to 7 segment indicator decoder

2015-03-05 16:49:04下载

积分：1
CU设计
计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计

2023-06-25 08:00:03下载

积分：1
ad7606
ADC7606的驱动代码，采用verilog实现(ADC7606 driver code, using Verilog to achieve)

2021-03-30 09:39:10下载

积分：1

696516资源总数
106914会员总数
0今日下载

一个UDP／IP核心架构的VHDL实现

0 个回复

热门标签

热门下载