-
SPI模块设计
一个串口通信传输的实验程序设计,在一般的通信协议中涉及到数据发送与接收的问题,为了快速实现数据的发送,通常使用的是串行传输的方法,把数据一个一个的发送出去,因此这里设计了一个发送程序。
- 2022-04-16 02:51:38下载
- 积分:1
-
自己做的乘法累加器的verilog代码,移植性强
应用背景
可用于FIR滤波器的设计,移植性强。现在有代码是根据xilinx V4的硬件做的。可很方便的进行小的改动,去适应其它公司或版本的硬件IP核。不做改动也没问题。应该不用综合到IP core以外的逻辑中去。
关键技术
完全与xilinx的V4的DSP48硬件资料相同,比用IP generate产生的IPcore的好处就是可以随便换到其它芯片的代码中,甚至是altera的芯片中,也能编译通过。并且,对于乘法累加器不了解的筒子可以做个参考!
- 2022-06-18 18:29:14下载
- 积分:1
-
Six-phase-Motor-Based-on-DSP
说明: 设计了六相感应电机的控还原
制平台的硬件结构及其各个组成部分,控制平台结构主要由DSP控制系统和主驱动电路系统以及检测电路系统组成。控制系统采用TI公司的TMS320F2812快速DSP控制芯片。
(This paper designs the hardware structure of the six-phase motor control system and introduces every component. The control platform consists of DSP control system, main drive circuit system and detection circuit system .The control system adopts TMS320F2812 DSP chip of TI Company. 更多还原
)
- 2011-03-01 12:08:36下载
- 积分:1
-
encoder_Z64_all_rate
Wimax矩阵的LDPC编码器,已通过modelsim仿真测试,并前在altera的FPGA板上通过测试,码率5/6,可进入代码内部修改参数,支持2/3,3/4其他2个码率,数据吞吐量为700M(Wimax based LDPC encoder, modelsim simulation passed, also passed on altera FPGA board, code rate 5/6, also support 2/3,3/4, throughout 700m)
- 2012-03-19 09:44:32下载
- 积分:1
-
clock
Quartus II软件设计数字电子钟,使用verilog语言编写各个
模块生成symbol files,再用原理图方式制作顶层文件。
完成的功能有:能够显示时、分、秒;具有清零,调节分钟的功能;
具有整点报时功能,声响电路发出叫声;
(failed to translate)
- 2013-05-07 10:11:31下载
- 积分:1
-
基于Verilog的自动售卖机
基于Verilog的自动售卖机设计,利用数码管显示商品价格和找零,用LED灯的量灭表示选定的商品,用按键(按键设置了消抖模块)控制确认购买和选择和找零,购买并找零后重新跳回IDLE重新选择商品。
- 2022-09-01 01:55:03下载
- 积分:1
-
HEX_DISPLAY
Simple vhdl description to show numbers on 7-segment s on Altera DE2 board.
- 2010-02-13 21:09:15下载
- 积分:1
-
gtwizard_254_127_ex_1113_3
说明: 配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
- 2019-06-17 21:33:56下载
- 积分:1
-
uart
uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
- 2020-06-20 20:00:02下载
- 积分:1
-
digital-design-and-synthesis
Verilog HDL 数字设计与综合,夏宇闻译。本书重点关注如何应用verilog语言进行数字电路和系统的设计和验证,不仅讲解语法,更从基本概念讲起,逐渐过渡到编程语言接口以及逻辑综合等高级主题。(The design and synthesis of Verilog HDL digital, Xia Wen translation. The book focused on how to apply the verilog language for the design and verification of digital circuits and systems, not only explain the grammar, the more I start from the basic concept, and a gradual transition to advanced topics such as programming language interface and logic synthesis.)
- 2012-10-23 00:16:59下载
- 积分:1