网站首页

登录

Typical examples of character LCD interface 10.8 The Design and Implementation o...

于 2022-07-15 发布文件大小:306.26 kB

 0  159

下载积分: 2 下载次数: 1

我要下载

代码说明：

典型实例10.8 字符LCD接口的设计与实现软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例控制开发板上面的LCD的显示； 2. 工程在project文件夹里面 3. 源文件和管脚分配在 tl文件夹里面 4. 下载文件在download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。-Typical examples of character LCD interface 10.8 The Design and Implementation of Software Development Environment: ISE 7.1i development environment hardware: Hurricane II on behalf of the red-Xilinx Edition 1. The above examples of the control board of the LCD display 2. Projects project folder inside 3. the distribution of the source file and pin in rtl folder inside 4. download files in download folder inside,. mcs file for the PROM mode download,. bit for the JTAG debugger to download the file.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA控制AD7321的模块
FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档(Fpga control module of ad 7321, is I personally tested. Verilog source code, and simple documentation)

2018-01-31 20:04:27下载

积分：1
SDI_test
stratixIVGX，芯片4sgx230es，SDI测试完整工程，实现SDI的收发(stratixIVGX，SDI Receive and Transmit)

2011-12-12 14:57:53下载

积分：1
test2
说明：试用Verilog HDL语言，设计十进制计数器，将计数过程用一个数码管进行显示（0～9）。要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。(Using Verilog HDL language, a decimal counter is designed. The counting process is displayed by a digital tube (0 ~ 9). It is required to first use Modelsim software for functional simulation, then use quartus software for synthesis, and download to the development board for circuit functional test.)

2020-05-17 11:07:28下载

积分：1
CIC
Efficient CIC filter Implementation using VHDL

2010-11-19 08:54:23下载

积分：1
fir48
48阶FIR滤波器的verilog，包含测试文件(48-order FIR filter verilog, including test paper)

2021-04-14 19:58:55下载

积分：1
DDS
Verilog实现DDS线性调频，Verilog实现DDS线性调频(Verilog implementation of DDS linear FM，Verilog implementation of DDS linear FM)

2015-07-29 19:59:36下载

积分：1
liyuanlnx_IP_PLL
FPGA锁相环实验：顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)

2020-06-22 04:00:01下载

积分：1
EDAshiyan2s
通过上翻键和下翻键来设置方波信号正负脉冲宽度，利用一排流水灯来显示按键的次数，通过观察流水灯亮的盏数确定占空比（按一次上翻键亮一盏灯，流水灯全亮时占空比调到了最高或者是最低状态，按一次下翻键灭一盏灯，流水灯全灭时占空比调到了最低或者是最高状态）。(Duty cycle of LED lights and adjustable oscilloscope display code)

2015-01-06 21:10:09下载

积分：1
quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容...
quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容

2022-06-27 14:06:35下载

积分：1
water_light
Verilog语言的流水灯设计程序，对初学者很有用。(Water lights Verilog language design program useful for beginners.)

2015-03-15 13:48:43下载

积分：1

696516资源总数
106914会员总数
0今日下载