同步清零复位的D触发器

VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)

我写的源代码

Altera DE1平台的数字密码锁设计，可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)

资源描述应用背景应用背景ARM设计的开源总线协议 ；呼吁对芯片的标准系统的AMBA总线，I2C也是类似的芯片 ；标准，使这两个协议之间的通信标准的I2C的新娘可以用APB。这个代码是有帮助的，希望了解这座桥的基本工作原理。

一个在CPLD，EPM70128上实现的PWM控制源程序。(A CPLD, EPM70128 realize the PWM control on the source.)

thesis about design and implementation neural network using FPGA

自己编写的，浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)

本项目可以使用ip产生正弦或余弦信号核心.if你需要像fsk或psk一样的调制，你可以根据需要改变输入我需要这个如果需要，nco可以产生sin或cos信号。

用Verilog写的基于MIPS架构的CPU，可以运行50多条指令，包括运算、分支、跳转、比较等指令，不过没有中断系统，大家可以考虑使用，我也是学校课程课设做的。。

此部分verilog代码为ldpc的最小和译码算法verilog源代码。verilog源代码适用于Xilinx和altera开发环境。