同步清零复位的D触发器

CAN总线的数据采集，FPGA到USB。verilog hdl语言。(CAN bus data acquisition, FPGA to the USB. verilog hdl language.)

Cordic 核心的100%行为实现。其核心是通过高度可配置的定义。验证平台是包括在内的。请参阅详细信息包括的手册

8位加减器，八位减法器与加法器，用过一个控制端可以自由变换，采用移位加法方式，用途广泛，利用减法位补码加法的理论实现。(8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition theory to achieve.)

Quatus下用Verilog语言编写的双向交通灯控制系统，内含程序及波形图，注释详细，课程设计(Verilog language Quatus two-way traffic light control system, containing program and waveforms, detailed annotations, curriculum design)

sp605_multiboot_rdf0028_13.2_c 主要进行ICAP内部配置，在mutlboot中使用内部接口ICAP，通过state machine 控制ICAP读取 寄存器的状态值。还需要进行bit swap 对指令进行位交换

测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)

sd卡读写，仿真模型，testbanch测试文件(sdcard read write and sdcard model)

hdlc协议的封装与解析，fsc校验，完整的例程代码(Decode and Encode an HDLC packet ，using FCS16 calculation)

BUS documentation and map reffereces

用FPGA实现COMS传感器接入，LCD控制，及与ARM通信的源代码，包含matlab仿真及硬件原理图和手册，非常全面