ddr3 sdram 控制器代码,verilog

一个简易数字钟程序，可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

用vhdl实现的booth算法乘法器，包含了multiplexer和rca adder，同时提供了一个测试文件，modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)

说明：  Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)

按键消抖，对时钟沿计数决定是否将bin值给内部的按键值。(Debounced buttons, whether on the edge of the clock count within the bin value to the key value.)

DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值量化后存入查找表，然后通过地址将数据读出，再经过 D/A得到模拟量。以输出正弦波为例，，A 是幅度，使用乘法器得到，我们主要是控制相位，即控制频率与初相。等时间间隔输出，可以视为相位是累加变化的。相位输出就是ROM 的地址信号，通过改变步长K，达到控制频率的效果。

SPI协议的VHDL/Verilog语言实现。(SPI agreement VHDL/Verilog language.)

Firmware setopbox Ali3329B

说明：  PF6182是一款很好的DC-DC同步降压IC。输出电压可调整，电流达2A。非常好用(PF6182 is a good DC-DC synchronous buck IC. Adjustable output voltage and current up to 2A. Very easy to use)

SOC经典教程，包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)

PCI vhdl for Fpga designer to design PCI IP