Altera D01 内 RAM 和显示数据根据地址序列的程序

说明：  该代码，只用了硬件描述语言Verilog在完成对SD卡控制器的编写，经济实用(The code, only the hardware description language Verilog in the completion of the SD card controller to prepare, economical and practical)

verlog通过FPGA实现数字钟，包含时间计数，秒表和闹钟等功能

基于FPGA的VGA控制器，可在屏幕显示彩色条纹(A vga controller based on FPGA)

实现FPGA的并行LMS均衡，主要是均衡计算权值系数的算法过程，verilog语言，模块的输入为输入的X信号，输出为权值系数W，以及最后的输出Y。实现了LMS 的并行均衡过程

UART收发    verilog     详细注释     工程文件     包含波特率设置模块 适用于 verilog 初学者 及 工程技术人员 参考使用

 ；随着CMOS技术达到其物理极限，新技术

实现fpga上交通灯的设计，可以在开发板上实现红绿灯(Design of traffic lights on FPGA)

PCIE仿真设计教程1-6，我帮大家收集到一起了(PCIE simulation design tutorial 1-6, I help you gather together.)

说明：  这是本人曾经参与的一个DDR controller接口项目，主要是FPGA rtl实现，仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)

Xilinx user constraints file for the cpld xc9536 or xc9536xl or xc9572 or xc9572xl