VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的....

simple code based on verilog shifter , cla ,clg , ALU , PC

采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)

quick reference guide to verilog HDL

Anticipated Adder for Xilinx

这主要是学习vhdl和fpga设计的一些资料(study for vhdl and fpga)

实现了UART的底层协议，加入了控制器，其波特率可以根据使用进行调整；发送模块、接收模块相互独立，互不影响。(Realization of the underlying protocol UART, joined the controller baud rate can be adjusted according to use transmission module, receiver module are independent of each other.)

应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分，在FPGA。在可重构硬件平台实现的时候，该代码被开发，使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如，可以在任何Xilinx FPGA编程。 ； ； ； ； ； ； ； ； ； ； ； ； ；关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位，结果是32位加一。

这个是用VHDL实现的正负脉宽调制器，同样是对新手有帮助，高手不必看了。-This is achieved using VHDL positive and negative pulse width modulator, the same is to help novice, you do not have to read. Ha ha

基于NIOS II的SD CARD MUSIC PLAYER源码，包括硬件SOPC-NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC