登录
首页 » VHDL » simple code based on verilog shifter , cla ,clg , ALU , PC

simple code based on verilog shifter , cla ,clg , ALU , PC

于 2022-03-04 发布 文件大小:3.35 kB
0 191
下载积分: 2 下载次数: 1

代码说明:

simple code based on verilog shifter , cla ,clg , ALU , PC

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • My-Simple-Specturm--Analyzer
    基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)
    2013-11-13 08:45:40下载
    积分:1
  • wm8731
    wm8731的使用,用于音频信号的采集或者产生(wm8731 use for audio signal acquisition or produce)
    2009-07-20 15:51:33下载
    积分:1
  • adder
    This the adder VHDL code, it contains input and output fild, also simulate file-adder
    2022-06-21 18:48:32下载
    积分:1
  • vhdl数据通路
    用于实现fpag-cpu的数据通路源代码。用vhdl编写,包括内存,寄存器组,和alu(简陋的alu,仅包含加法器)三大部分通过手动微指令输入信号,可以往内存写入数据,并加载到寄存器组中,通过alu产生结果,结果保存在一个锁存器中,可以把结果写回寄存器组或者内存。本人在quartus下编写仿真通过。附件中未给出相关工程文件。
    2023-03-31 14:35:04下载
    积分:1
  • c_fir_ppt
    C语言写得FIR滤波器代码,简单实用,是学习滤波器设计的好材料,附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )
    2020-07-04 03:00:02下载
    积分:1
  • UART1
    可直接用于zedboard上的串口通信,利用zynq7000的pl部分实现一个简单的UART串口通信(Can be used directly on the zedboard serial communication, the use of zynq7000 PL part of the realization of a simple UART serial communication)
    2020-08-14 15:18:26下载
    积分:1
  • 本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。...
    本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA" s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of taking the site to achieve a continuous output waveform.
    2022-04-24 00:31:32下载
    积分:1
  • msk_mod_demod
    该程序实现最小频移键控信号的调制解调,经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)
    2013-10-14 23:02:39下载
    积分:1
  • CLZ32
    针对32位MIPS微处理器中CLZ指令(对单个字高位连零进行计数)的实现电路,使用了类似于超前进位的逻辑结构。包含测试文档,以及Design Compile所用的环境和脚本。(The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The number of leading zeros is counted and the result is written to the GPR rd. If all 32 bits are cleared in the GPR rs, the result written to the GPR rd is 32. )
    2021-03-31 19:39:08下载
    积分:1
  • Using-fpga-implementation-SDI
    用fpga实现SDI( xapp1014-xilinx-sdi)赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)
    2013-10-29 15:02:18下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载