登录
首页 » Verilog » 多功能数字钟

多功能数字钟

于 2022-07-08 发布 文件大小:1.02 MB
0 181
下载积分: 2 下载次数: 2

代码说明:

闹钟设计模块引用分、秒、小时模块,并且为了能够对闹钟实现12小时设置,而且表示上下午的灯、设置的闹钟时间与原时钟互不影响,另外对上述三个模块进行了复制和修改。包括顶层模块,60进制计数器(6进制和10进制),24进制计数器(12进制),分频器 1.基本功能     ——能显示小时、分钟、秒     ——能调整小时分钟时间     2.提高要求     ——设置任意闹钟     ——12小时和24小时任意切换     ——整点报时

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS
    说明:  通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
    2013-07-18 16:09:22下载
    积分:1
  • FPGA正弦信号发生器
    基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
    2020-11-10 10:59:46下载
    积分:1
  • tb_axi4
    介绍如何使用vivado来调用和封装IP核,测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)
    2020-07-03 08:40:01下载
    积分:1
  • MAC
    this is a Multiplier and Accumulate (MAC). written in VHDL
    2010-08-09 23:40:46下载
    积分:1
  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • usb_test
    Cypress USB 的主从FPGA 控制实现代码(USB controller)
    2012-10-09 10:39:52下载
    积分:1
  • 基于FPGA的QPSK调制解调
    基于FPGA的QPSK调制解调,正交调制输出,解调包括NCO,载波同步,定时同步。modelsim仿真实测通过。
    2022-02-12 13:01:39下载
    积分:1
  • 按键消抖,矩阵键盘
    传统的一个按键一个端口的方法,若要实现16个按键,则需要16个端口,而现在这个矩阵键盘的设计,16个按键,仅仅需要8个端口,如果使用16个端口来做矩阵键盘的话,可以识别64个按键,端口的利用率远远比传统的设计好的多,所以如果需要的按键少的话,可以选择传统的按键设计,如果需要的按键比较多的话,可以采用这种矩阵键盘的设计。
    2022-08-16 16:03:33下载
    积分:1
  • volt_mea_disp
    本程序是用verilog 编写的模块,用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)
    2013-07-26 00:58:35下载
    积分:1
  • STM32F10x几种功能demo
    STM32F107几种功能demo:串口,定时器,外部中断,systick,看门狗等实例
    2022-03-21 00:47:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载