登录
首页 » Verilog » 多功能数字钟

多功能数字钟

于 2022-07-08 发布 文件大小:1.02 MB
0 169
下载积分: 2 下载次数: 2

代码说明:

闹钟设计模块引用分、秒、小时模块,并且为了能够对闹钟实现12小时设置,而且表示上下午的灯、设置的闹钟时间与原时钟互不影响,另外对上述三个模块进行了复制和修改。包括顶层模块,60进制计数器(6进制和10进制),24进制计数器(12进制),分频器 1.基本功能     ——能显示小时、分钟、秒     ——能调整小时分钟时间     2.提高要求     ——设置任意闹钟     ——12小时和24小时任意切换     ——整点报时

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MCU_V_PWM_16bit
    单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
    2020-10-29 09:19:57下载
    积分:1
  • 8_BUS
    说明:  BUS documentation and map reffereces
    2020-06-25 19:40:02下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • ADC_TCL5510-verilog
    verilog 驱动TLC5510代码,TLC5510是高速的AD,可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
    2020-08-13 21:28:29下载
    积分:1
  • FPGA-design-
    FPGA设计的四种常用思想与技巧分享:串并转换设计技巧、流水线设计思想……(FPGA design of four common ideas and techniques)
    2013-05-22 22:55:38下载
    积分:1
  • dac7512
    实现A/D转换,给定输入,观察输出电压,VHDL程序。(Implement A/D conversion,Given input, observe the output voltage, VHDL program.)
    2016-04-21 16:05:49下载
    积分:1
  • ac_control
    模块 ac_con (输出 heater_on、 cooler_on、 fan_on、 输入的 temp_low、 emp_high、 auto_temp、 manual_heat、 manual_cool、 manual_fan) ; 分配 heater_on = (temp_low & auto_temp) |manual_heat ; 分配 cooler_on = (temp_high & auto_temp) |manual_cool ; 分配 fan_on = (加热器上 | cooler_on | manual_fan; endmodule
    2023-06-27 10:00:02下载
    积分:1
  • 固定长度 32 位乘法器
    32 位有符号乘法 33 周期中的,它可以轻松地提高到可变延迟乘数,可以计算出这个乘数。
    2022-07-15 11:53:06下载
    积分:1
  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • LBJ
    SPI接口协议,将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)
    2021-03-30 09:49:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载