-
half_adrrrrder
FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
- 2013-12-01 12:01:31下载
- 积分:1
-
half_adrrrrder
FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
- 2013-12-01 12:01:31下载
- 积分:1
-
这是一个数字时钟数字逻辑电路,整个工程包上传…
这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clock. The use of circuit implementation. The quatarsII inside the simulation, and downloaded to the DE2 board to run-off.
- 2022-08-06 10:22:24下载
- 积分:1
-
TFT_CTRL_800_480_16bit
说明: 文件用于驱动TFT屏,分辨率800*400,平台为quartus13,芯片为cycloneIV(The file is used to drive the TFT screen with a resolution of 800*400. The platform is quartus 13 and the chip is cyclone IV.)
- 2019-04-12 09:22:29下载
- 积分:1
-
计时器程序设计
利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
- 2023-05-24 21:20:03下载
- 积分:1
-
f_adder
该工程描述的是一位全加器,可以用此作为基础,搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)
- 2013-04-21 10:30:16下载
- 积分:1
-
IFFT
OFDM中的IFFF模块实现,基于verilog实现,通过验证(OFDM module in IFFF)
- 2010-05-28 21:16:54下载
- 积分:1
-
AHB-answers
这个文档回答了很多关于AHB总线在使用上经常遇到的问题(this doc gives a lot of answers for using AHB bus when doing design)
- 2020-10-21 12:17:24下载
- 积分:1
-
步进电机位置系统
步进电机位置系统block symbol file
步进电机位置系统的Verilog HDL程序设计
已编译通过
步进电机位置系统
步进电机位置系统block symbol file
步进电机位置系统的Verilog HDL程序设计
已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been compiled through
- 2022-04-25 13:54:32下载
- 积分:1
-
Xilinx CPLD源代码,使用XC9500系列CPLD,驱动液晶
Xilinx CPLD源代码,使用XC9500系列CPLD,驱动液晶-Xilinx CPLD source code, use the XC9500 series CPLD, LCD Driver
- 2023-03-07 15:05:03下载
- 积分:1