登录
首页 » VHDL » 用VHDL实现视频控制程序,实现对图像的采集和压缩,

用VHDL实现视频控制程序,实现对图像的采集和压缩,

于 2022-06-30 发布 文件大小:421.25 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

用VHDL实现视频控制程序,实现对图像的采集和压缩,-Using VHDL realize video control procedures, to achieve image acquisition and compression,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xlj
    说明:  ilx554b型号CCD积分时间程序的设计,包括两座控制信号(program for ilx554b,the driver include two parts single)
    2010-04-13 00:57:00下载
    积分:1
  • vend
    自动售货机,根据所要的东西,自动收费,并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)
    2010-01-10 16:56:54下载
    积分:1
  • Describes how to use VHDL language processor spi interface
    介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface
    2022-07-22 21:57:12下载
    积分:1
  • 布斯算法结构的 VHDL 代码
    布斯算法用于在计算机体系结构的两个二进制现在的乘法。随着处理器为转移的运行情况良好,不能轻易做乘法这就是为什么正在使用它。
    2022-08-08 00:31:29下载
    积分:1
  • design of 1-bit memory using cmos logic
    &单元格
    2022-02-04 02:43:34下载
    积分:1
  • HDB3-VHDL-code
    HDB3的VHDL语言描述,注释在文件内(HDB3 source code in VHDL)
    2020-12-01 20:19:27下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • BCD
    BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。(BCD subtraction to achieve program code, very complete, using Verilog HDL language.)
    2010-08-04 16:43:26下载
    积分:1
  • adding
    加法器,输入两个整数,用电路图形式将其逻辑原理呈现出来,该加法器为8位运算,每一位都对应一张电路图,可展示其完整过程(Adder, input two integer, with circuit diagram form its logical principle appear, this adder is 8 bit arithmetic, each corresponding to a circuit diagram, can show the complete process)
    2012-11-19 13:54:32下载
    积分:1
  • EC-67-XT_en
    LED based video wall tech spec
    2012-12-20 20:27:37下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载