登录
首页 » Verilog » Verilog入门

Verilog入门

于 2022-06-30 发布 文件大小:256.89 kB
0 193
下载积分: 2 下载次数: 1

代码说明:

本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌握HDL          设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并能          够进行一些简单设计的Verilog HDL建模。  缩略语清单:对本文所用缩略语进行说明,要求提供每个缩略语的英文全名和中文解释。  参考资料清单:请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日          期和出版单位等基本信息。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • 各种基础module打包下载全集
    例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
    2020-10-12 23:37:32下载
    积分:1
  • package_control-master
    说明:  从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
    2019-03-30 16:14:05下载
    积分:1
  • LVDS-application-Verilog-HDL-code
    LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)
    2011-09-30 20:24:02下载
    积分:1
  • clock
    本程序实现数字钟系统,有整点报时功能,可显示切换年月日,定时功能(Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function)
    2015-04-19 22:07:02下载
    积分:1
  • USART1—USART1指令控制LED灯
    说明:  stm32f103 usart 控制led灯(STM32F103 USART control LED)
    2020-08-20 15:37:52下载
    积分:1
  • 32位流水线浮点加法器
    浮点系统是为在大动态范围内提供高分辨率而开发的。当动态范围有限的定点系统出现故障时,浮点系统通常可以提供解决方案。然而,浮点系统带来了速度和复杂性的惩罚。大多数微处理器浮点系统符合已出版的单精度或双精度IEEE浮点标准。
    2022-02-07 22:08:07下载
    积分:1
  • SimpleSpi
    master spi的源代码(verilog),包括文档,测试程序(master spi the source code (verilog), including documentation, testing procedures)
    2007-01-29 21:03:51下载
    积分:1
  • ZEDBOARD
    说明:  ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • FFT
    使用VHDL语言实现对快速傅立叶变换算法的实现,并通过仿真验证其正确性。(Using VHDL language implementation for the realization of fast Fourier transform algorithm, and its correctness is validated by computer simulation.)
    2021-04-03 21:49:05下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载