基于FPGA的国密算法SM3实现

说明：  实现可连续输入数据做三角函数变换处理，通过verilog代码实现，(It realizes triangular function transformation for continuous input data.)

有限状态机（FSM）或有限状态自动机（复数：自动机），或简称状态机，是用于设计计算机程序和时序逻辑电路的计算数学模型。它被认为是一个抽象的机器，可以处于有限个状态之一。机器一次只处于一种状态；它在任何给定时间处于的状态称为当前状态。当tr启动时，它可以从一种状态改变到另一种状态

说明：  实现Verilog编程，实现超声波测距模块实现测距功能，并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)

数字钟通过verilog实现，并且支持Modelsim仿真，通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)

Here, we present the first available open-source 512 bit RSA core. This is an early prototype version of a full FIPS Certified 512-4096 capable RSA Crypto-core which will be on sale soon. The version provided, has not the same performance than the final product since it was a proof of concept that we decided to release to the community in order to help small projects which need RSA ciphering.

DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值量化后存入查找表，然后通过地址将数据读出，再经过 D/A得到模拟量。以输出正弦波为例，，A 是幅度，使用乘法器得到，我们主要是控制相位，即控制频率与初相。等时间间隔输出，可以视为相位是累加变化的。相位输出就是ROM 的地址信号，通过改变步长K，达到控制频率的效果。

mipi转LVDS接口， verilog代码，在lattice 芯片上使用，已验证(MIPI to LVDS interface)

THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE

应用背景 在图像处理领域中，及数字信号处理中，很多时候需要用到FFT（快速傅里叶变换）。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂，这里提供FFT进行256点的快速傅里叶变换，并给出测试激励。仿真全部通过，基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘，程序中有注释，可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核，二是利用xilinx公司提供的IP核，本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真，同FFT ip核的结果进行对比，可以更好的理解FFT变换

完整的Verilog验证模型，包括设备完整的状态。(Complete verilog Verification Model)