登录
首页 » VHDL » full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...

于 2022-06-30 发布 文件大小:4.53 kB
0 147
下载积分: 2 下载次数: 2

代码说明:

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合-full adder design code, verilog language to describe, through the ModelSim simulation, quartus integrated

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • implementation of fft core using vhdl
    本文件是作为超大规模集成电路设计实验室课程(EC354)一部分进行的为期一学期的项目报告。我们的项目是一个4位8点FFT(快速傅立叶变换)核心的完全定制设计。实现的FFT类型是DIF(时间抽取)FFT。
    2022-04-11 10:12:02下载
    积分:1
  • modelsim设计的可调占空比的方波程式
    modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
    2022-09-02 05:05:03下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • SOUND_PLAY6
    WM8731芯片的音效处理verilog代码, WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)
    2013-12-14 14:12:10下载
    积分:1
  • 4x4 KEYPAD median counter input, input their own definition of the median
    4X4 KEYPAD 的输入位数计数器,可以自己定义输入的位数-4x4 KEYPAD median counter input, input their own definition of the median
    2022-01-27 22:09:15下载
    积分:1
  • 该文件用在CPLD上的,和C语言很接近,5位的计数器一个。
    该文件用在CPLD上的,和C语言很接近,5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.
    2023-04-25 23:35:03下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • walsh
    沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本(Walsh Function Generator)
    2020-07-03 08:20:01下载
    积分:1
  • jesd204_0_ex
    说明:  jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
    2020-11-26 14:49:31下载
    积分:1
  • txt_util
    VHDL库,仿真时使用的,包括打印,类型转换等实用的操作(Practical operation VHDL library, using simulation, including print, type conversion, etc.)
    2014-05-23 13:07:31下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载