用FPGA实现数字锁相环，开发环境为ISE

代码实现了一个由32位寄存器组成的寄存器组，并有多个控制输入和两个输出，方便使用。(The code implements a 32-bit register consisting of registers, and there are multiple control inputs and two outputs, easy to use.)

XAPP928,可以参考学习.里面包含了色温调整、GAMMA调整以及空间抖动增强灰度算法，这３个基本是现在平板显示设备常用的图像预处理算法。

i2c配置SAA7113，非常有用的程序，做视频采集类必看(i2c configure SAA7113)

内容1：哈尔滨工程大学信息与通信工程学院的课件-适合初学VHDL语言的人。内容2：VHDL语言详解的讲义。-1: Harbin Engineering University College of Information and Communication Engineering of software- suitable for novice VHDL language. Content 2: VHDL language of the notes explain.

sm4 VERILOG 代码实现及其在无线网络3G中的应用(sm4 VERILOG)

fpga clock 设计，资料较好，供大家参考，非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh

说明：  biss协议源码交流 verilog hdl源码，测试可用(Biss protocol ,achieved by verilog HDL,can be verify using modelsim or other simtools.)

modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)

篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。

说明：  【实例简介】用Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。 【实例截图】 【核心代码】核心代码包括TX，RX，Baud，FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)