网站首页

用FPGA实现数字锁相环，开发环境为ISE

于 2022-06-22 发布文件大小:174.31 kB

 0  223

下载积分: 2 下载次数: 2

我要下载

代码说明：

用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

world clock
世界时钟，最简单的vhdl的fpga设计，是vhdl语言的入门级，jigon供参考娱乐

2022-01-28 20:54:25下载

积分：1
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern-LFSR

2023-05-12 15:15:03下载

积分：1
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

2020-06-22 04:20:02下载

积分：1
Embedded CPU and FPGA
以嵌入式CPU和FPGA为基础的嵌入式系统架构-Embedded CPU and FPGA-based embedded system architecture

2022-01-26 03:56:19下载

积分：1
testbench.sv
RS 编码和解码Verilog Code, 实现了RS（544,514)的编码和译码；(-RS Coding and Decoding Verilog code，　implement RS（544,514))

2016-09-25 16:05:54下载

积分：1
Xilinx V5 FPGA详细规格、编程FPGA参考，系统设计…
detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system designer or ASIC designer.

2022-04-28 20:14:22下载

积分：1
quartus工具入门文档，altera公司官方软件翻译全文。
quartus工具入门文档，altera公司官方软件翻译全文。-tool for quartus entry documents, altera company official translation of the full text of the software.

2022-05-25 20:37:44下载

积分：1
Service-Manual-LG-TV-LCD-DISPLAY-models-2011
Service Manual LG TV LCD DISPLAY models 2011

2012-11-22 10:26:51下载

积分：1
脉动进位加法器
设计的结构是纹波进位加法器，但执行的操作是加法和减法，两种操作都是32位的，具体取决于控制信号。如果控制信号为“1”，则选择减法，然后选择“0”，然后选择加法

2022-02-02 17:58:16下载

积分：1
用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中
用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in

2022-04-15 10:43:06下载

积分：1

696516资源总数
106914会员总数
0今日下载

用FPGA实现数字锁相环，开发环境为ISE

0 个回复

热门标签

热门下载