-
ram
代码实现了一个由32位寄存器组成的寄存器组,并有多个控制输入和两个输出,方便使用。(The code implements a 32-bit register consisting of registers, and there are multiple control inputs and two outputs, easy to use.)
- 2009-10-23 16:09:44下载
- 积分:1
-
图像处理VHDL
XAPP928,可以参考学习.里面包含了色温调整、GAMMA调整以及空间抖动增强灰度算法,这3个基本是现在平板显示设备常用的图像预处理算法。
- 2022-02-28 13:41:00下载
- 积分:1
-
i2c-configure-SAA7113
i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
- 2013-12-25 16:37:37下载
- 积分:1
-
内容1:哈尔滨工程大学信息与通信工程学院的课件
内容1:哈尔滨工程大学信息与通信工程学院的课件-适合初学VHDL语言的人。内容2:VHDL语言详解的讲义。-1: Harbin Engineering University College of Information and Communication Engineering of software- suitable for novice VHDL language. Content 2: VHDL language of the notes explain.
- 2023-08-22 14:50:04下载
- 积分:1
-
sm4_Verilog
sm4 VERILOG 代码实现及其在无线网络3G中的应用(sm4 VERILOG)
- 2020-08-11 20:58:27下载
- 积分:1
-
fpga clock design, the information is better, for your reference, non
fpga clock 设计,资料较好,供大家参考,非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
- 2022-10-20 15:50:02下载
- 积分:1
-
BISS
说明: biss协议源码交流 verilog hdl源码,测试可用(Biss protocol ,achieved by verilog HDL,can be verify using modelsim or other simtools.)
- 2020-12-02 09:19:26下载
- 积分:1
-
code
modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
- 2009-07-17 10:26:46下载
- 积分:1
-
篮球24s计时器,元器件简单,功能复杂。满足小型计时需要。...
篮球24s计时器,元器件简单,功能复杂。满足小型计时需要。
- 2022-05-30 17:01:58下载
- 积分:1
-
uart(可综合)
说明: 【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。
【实例截图】
【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit.
[example screenshot]
[core code] the core code includes TX, Rx, baud and FIFO)
- 2020-12-08 16:00:16下载
- 积分:1