Comparator for Quartus

本项目接收高清 sdi 广播的视频，并将其转换为 HDMI 接口的显示器上显示。 这个项目只需要 20 位的视频数据和从它和使用标志首先 YCbCr 视频数据转换为 RGB 数据，然后编码到 HDMI 提取时间标志。 本模块需要 74.25 MHz 的时钟。

四轴动力模块，用一个顶模块控制，输入有：油门（20档）；指令；水平仪控制指令，4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)

介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)

veriloghdl语言熟练的一个很好的cpu代码

amba ahblite总线时序转并口时序，可访问sram/flash/mram，适用于smartfusion2系统，arm内核对外进行数据访问。

说明：  FSK VHDL FSK调制与解调VHDL程序及仿真(FSK VHDL )

使用 7 赛格 LED 显示屏车载 （地址和数据字段） 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 （为激励标记!!) 还提供以下附加功能： (a) 一个计时器设施 （提供启动和停止按钮），找到一个事件所需的时间。 (b) 一个报警设施 （设置和重置警报）。我们可以有多个闹钟吗？ 我们可以在哪里显示的短 （神秘） 消息提醒吗？ (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。

数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能：1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)

IIC slave controller source code

用VHDL语言仿真交通灯 用VHDL语言仿真交通灯-Simulation using VHDL language VHDL language with traffic lights traffic lights Simulation