RISC

用Verilog语言实现的FPGA UART独立收发模块 思路简单，代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能：串口收到数据后立即回传，此后每一秒串口数据+1再发送。(Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA VERSA verified by the compiler Lattice Diamond. Features: Serial data is received immediately after the return, then every second serial port and then send the data+ 1.)

test bench for alu 6 functions

说明：  利用FPGA实现SDH开销中帧头A1A2的检测(FPGA implementation using SDH overhead in the frame header detection of A1A2)

给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)

说明：  华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码，使初学者能够迅速熟悉基本的HDL 建模；同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)

由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证-By the VHDL language using the D flip-flop is QUARTUES environment has been tested

这是自适应滤波器，使用verilog代码来编写的，已通过了仿真，效果很好。希望能给大家好好分享！(This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!)

执行摘要                Atraffic交点上模拟所述DE1板，使用的是按下按钮，KEY0，对于行人想要交叉，开关SW0，以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority，绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态，并且3个红色和3green的LED，以及三个7段显示器，用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮，KEY0，可以usedto停止所有流量，让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点（绿色和红色），oneOf的两个街道有优先于其他。对于高优先级的街道上，交通信号将始终保持绿色，直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮，人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换，SW0，模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK（绿色）信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键，KEY1，重置thecircuit，在该7段显示器被设置为默认值（5,9，和4）和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值（5,9和4），并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时，高优先街道HEX2将计数下降到零，并且行人或lowpriority街道倒计时从4和9秒。

AHB master monitor for verification

本文档介绍了通用异步收发器（UART）VHDL 组件，它可以使用，也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据，并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。