登录
首页 » VHDL » Verilog_HDL源码, Verilog_HDL源码

Verilog_HDL源码, Verilog_HDL源码

于 2022-06-21 发布 文件大小:20.62 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

Verilog_HDL源码, Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • des加密算法的verilog语言的实现
    des加密算法的verilog语言的实现-des encryption algorithm to achieve the Verilog language
    2023-09-07 20:45:02下载
    积分:1
  • bitcount
    it will count the bit
    2010-03-13 23:53:26下载
    积分:1
  • 基于fpga的实时视频采集与显示 高速化 小型化
    基于fpga的实时视频采集与显示 高速化 小型化-fpga
    2022-01-30 23:55:32下载
    积分:1
  • AD
    说明:  FPGA实现的AD采样控制程序的源码,欢迎大家下载(FPGA implementation of the AD sampling control)
    2021-04-14 21:18:55下载
    积分:1
  • CORDIC算法的vhdl实现,包含一个说明文件
    cordic算法的vhdl实现,内附有文档说明-cordic algorithm vhdl realized, a document containing a note
    2022-01-26 06:23:45下载
    积分:1
  • FPGA realization of DDS with the schematic diagram, structural clarity, the use...
    用FPGA实现DDS的原理图,结构清晰,采用总线方式与外部单片机通信-FPGA realization of DDS with the schematic diagram, structural clarity, the use of bus-way communication with the outside Singlechip
    2022-04-16 10:26:17下载
    积分:1
  • 北邮数电实验代码
    实验一:QuartusⅡ原理图输入法设计与实现一:实验要求    ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新         的半加器图形模块单元。    ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。    ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
    2022-01-29 00:01:12下载
    积分:1
  • 04432909
    基于FPGA实现的神经网络算法ANN。针对手势识别,不错的参考文章。(Hand Postures Recognition System Using Artificial Neural Networks Implemented in FPGA)
    2015-06-25 06:34:19下载
    积分:1
  • 8051core-Verilog
    8051core-Verilog FPGA
    2021-02-02 21:59:59下载
    积分:1
  • 图像中值滤波FPGA实现V1.0
    实现图像的中值滤波功能,文件里有效果展示(The realization of the median filter function of the image, the file has the effect of display)
    2018-03-01 14:14:49下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载