登录
首页 » VHDL » Verilog_HDL源码, Verilog_HDL源码

Verilog_HDL源码, Verilog_HDL源码

于 2022-06-21 发布 文件大小:20.62 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

Verilog_HDL源码, Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 布斯算法
    展位的乘法算法 is a 乘法算法两者相乘得两个签名二进制 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-10-19 10:20:03下载
    积分:1
  • ComChange-12061629
    并行读写14路串口数据,数据被写入FIFO,在收到读写信号后,SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)
    2019-03-13 01:38:44下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • Get-20-point
    this program get 20 point from user and draw functions.
    2014-01-09 03:25:06下载
    积分:1
  • VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
    VHDL Code For Full Adder By Data Flow Modelling
    2013-11-08 00:39:04下载
    积分:1
  • 一种RISC结构8位微控制器的设计与实现
    一种RISC结构8位微控制器的设计与实现-The structure of a RISC micro-controller" s 8 Design and Implementation
    2023-08-07 22:10:06下载
    积分:1
  • Altera Corporation for DE2 development board of the TV demonstration
    用于Altera公司DE2开发板的TV demonstration-Altera Corporation for DE2 development board of the TV demonstration
    2022-03-26 12:20:58下载
    积分:1
  • 24小时计时时钟
    实现24小时计时,因为位数不够,这里是12进位,可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
    2020-06-23 19:40:01下载
    积分:1
  • altera
    altera官方的各种有用的参考资料,都是自己收集的,遇到问题可以很方便的查看(altera official variety of useful references, are their own collection, problems can easily view)
    2014-06-02 10:39:18下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载