登录
首页 » VHDL » 并行通信代码(调试通过)

并行通信代码(调试通过)

于 2022-05-20 发布 文件大小:1.66 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 在 VHDL 中的离散余弦 Transform(DCT/IDCT)
    项目目的是设计 DCT 和 IDCT 在 VHDL 中。离散余弦变换图像压缩中用于压缩的 JPEG 图像。此文件包含 DCT 和 IDCT 块和顶级模块于一体的两个块和矢量来测试这两个模块。
    2022-02-05 11:13:18下载
    积分:1
  • VHDLaVerilogcomplie(20151022105744)
    一个关于VERILOG与VHDL混合编程,混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)
    2015-12-14 17:19:26下载
    积分:1
  • exercise
    使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
    2014-02-20 16:20:33下载
    积分:1
  • 双电梯控制器
    说明:  使用verilog实现的双电梯控制器,1-9层,仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
    2020-06-17 11:44:27下载
    积分:1
  • adc
    基于DSP28335的产生ADc采样的程序(Program for generating ADC sampling based on DSP28335)
    2018-11-30 14:45:33下载
    积分:1
  • moore 状态机的一个简单的事例,初学者很好的地实例!
    moore 状态机的一个简单的事例,初学者很好的地实例!-moore state machine of a simple example for beginners to very good example!
    2022-08-03 06:34:52下载
    积分:1
  • frequency_generator
    DDS in our camera design
    2010-02-26 22:21:26下载
    积分:1
  • FSM
    lap trinh FSM may trang thai
    2014-10-22 15:56:39下载
    积分:1
  • VHDL描述的自定义交织器
    交织器主要是对输入数据按照一定的规则打乱以便减少数据中过长的连0或者连1的出现。交织矩阵为行列矩阵,msgin为输入比特,msgout为交织输出比特,row和rol为交织器的行和列,可以通过改变col改变交织深度。先把输入的比特流数据改变为一个矩阵,再按照一定的方式输出为比特流数据
    2022-03-15 22:36:53下载
    积分:1
  • adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的
    adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的-ADC0809
    2022-09-16 00:25:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载