登录
首页 » VHDL » 并行通信代码(调试通过)

并行通信代码(调试通过)

于 2022-05-20 发布 文件大小:1.66 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BPSK
    说明:  八相移键控调制的Verilog程序,给出了各个子模块的程序,实现了信号调制。(Eight-phase shift keying modulation of the Verilog program, each module is given the procedures, the signal modulation.)
    2011-02-24 13:15:15下载
    积分:1
  • 29_ad9226_test
    说明:  用Verilog编写ad_9866的相应程序,在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
    2019-06-24 16:43:27下载
    积分:1
  • xilinx xc9572 cpld 实现的伺服电机控制器,电机控制输出,和增量编码器读取。...
    xilinx xc9572 cpld 实现的伺服电机控制器,电机控制输出,和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
    2022-07-13 06:40:13下载
    积分:1
  • 用例化语句和case语句编写的全加器的VHDL描述。
    用例化语句和case语句编写的全加器的VHDL描述。-Of statements were prepared using the full adder of the VHDL description.
    2022-01-26 02:45:15下载
    积分:1
  • dma_ahb
    挂靠在AMBA2.0的AHB总线上的DMA装置,用于直接发起数据传输。(Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.)
    2021-03-29 21:49:10下载
    积分:1
  • BLDCM-based-on-NIOS
    基于NIOSII的无刷直流电机控制器设计 庄任勤 大连海事大学 硕士论文 电力电子与电力传动 2009年6月 本文介绍了无刷直流电机的工作原理,研究了无刷直流电机的PWM调制方式,实现了基于Nios软核的无刷直流电机控制系统的SOPC设计。系统硬件包括以FPGA为核心的控制电路和用于电机驱动的三相全桥逆变电路,对FPGA及其外围设备的选择和逆变电路的设计做了大量研究工作。软件设计包括在Quartusn中用vHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在 SOPCBullder中实现NioSH软核和外围IP核的定制和控制软件的设计。重点对PID调节器的FPGA实现做了一些探讨。 本文针对逆变电路的工作方式,运用PWM调制技术,做了全桥调制和半桥调制实验,并对实验结果进行了分析。实验表明,本无刷直流电机控制系统运行性能良好,调试方便,开关噪音小,升级换代容易,为后续的研究工作提供了基础和借鉴。(June 2009 based on the NIOSII the brushless DC motor controller design the Zhuang Renqin Dalian Maritime University Thesis power electronics and electric drive)
    2013-05-21 09:50:47下载
    积分:1
  • liyuanlnx_IP_RAM
    FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 802.1as
    802.1as gptp标准包解析verilog模块。用于实现EAVB协议的重要部分。(802.1as gptp verilog module, part of EAVB procotol)
    2017-02-07 15:16:39下载
    积分:1
  • exercise
    使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
    2014-02-20 16:20:33下载
    积分:1
  • 04_led_test
    FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
    2020-06-16 09:40:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载