网站首页

使用VHDL语言编程，烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...

于 2022-06-20 发布文件大小:862.00 B

 0  156

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用VHDL语言编程，烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Project12112011
Program for Code Gerneration

2011-11-13 19:14:08下载

积分：1
4x4-key
4*4键盘小程序两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)

2013-07-28 22:19:49下载

积分：1
soft for changing Verilog code to c++ code ,c code
将Verilog代码转换成C++代码的软件，C源代码。-soft for changing Verilog code to c++ code ,c code

2022-01-24 14:30:24下载

积分：1
identify_F-201109A_release_notes
identify在线调试手册,主要讲了FPGA怎样在线调试文档(identity actel edition tool set release notes)

2012-02-02 15:53:38下载

积分：1
tongbu
使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)

2020-11-11 12:39:44下载

积分：1
USB1.1 IP核心控制设备，用硬件描述语言…
usb1.1的设备控制器IP核，是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.

2022-01-30 21:54:55下载

积分：1
kouyu
考研复试口语，适合计算机专业考研复试口语专业课(Traditional Interview spoken, spoken for Specialized Computer Traditional Interview)

2011-04-26 16:05:11下载

积分：1
Simulate
FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)

2021-04-14 21:08:55下载

积分：1
alter FPGA，包含sdram的nios系统开发实验完整工程文件
alter FPGA，包含sdram的nios系统开发实验完整工程文件-nios develop based nios IDE6.0，system involved an sdram

2022-02-13 18:25:41下载

积分：1
emmc_cmd_interface_module
emmc控制芯片CMD命令线主机接口模块,(emmc control chip CMD command line host interface module)

2021-02-09 11:19:53下载

积分：1

696516资源总数
106914会员总数
0今日下载

使用VHDL语言编程，烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...

0 个回复

热门标签

热门下载