带load、clr等功能的寄存器

包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。(Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementation 4_2 compressor to achieve and realize China Clarence tree, and two testbench file with the to the test.)

实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)

说明：  这是一个关于OQPSK的Matlab程序 这是一个关于OQPSK的Matlab程序 (This is a OQPSK the Matlab program is a program of OQPSK in Matlab)

全数字锁相环的verilog源代码-全数字锁相环的verilog源代码

parity encoder test bench

产生svpwm波形，可以参考下载,以便学习交流(gennerate SVPWM wave)

hdlc协议的相关程序，用verilog语言编写，供大家交流学习(hdlc protocol procedures using Verilog language for the exchange of learning)

说明：  利用Matlab/simulink实现电力仿真，其中单相逆变可用于多电平变流器的基础使用，本案例提供了不同调制手段实现逆变的模型(Matlab / Simulink is used to realize power simulation, in which single-phase inverter can be used as the basis of multi-level converter. This case provides the inverter model with different modulation means)

自己用verilog编写的urisc程序，调试成功，压缩包里有仿真图像，值得学习参考。(Written in verilog urisc program debugging, simulation image compression bag, worth learning reference.)

应用背景交通信号灯，自动检测有无行人，根据检测的状态来调节灯的状态，完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯，有A、B两条路，装置自动检测A路口和B路口是否有人，RST信号能够将交通灯的状态置到A路绿灯亮，B路红灯亮，5秒钟检测一个状态，当A路口有人时，A路绿灯保持，每隔5秒检测一次，当A路口没有人了，绿灯变为黄灯，5S后再变为红灯，同时B路口变为绿灯，再5S后检测B是否有人，有人保持绿灯，没人变为黄灯，再变为红灯，依次进行~~