-
UART模块用VHDL。
用VHDL语言编写的串口通讯模块,可以实现发送和接受功能。-A UART module writen in VHDL.
- 2022-12-24 06:35:03下载
- 积分:1
-
FPGAAD9854DDS
FPGA测序和DDS产生各种波形程序,用Atral器件开发(FPGA sequencing and DDS generate various waveform programs.)
- 2018-11-14 22:07:21下载
- 积分:1
-
闩锁、 人字拖鞋和记数器-DE2-115
T他的这项工作的目的是调查闩锁,拖鞋,并注册。
- 2022-02-25 05:28:46下载
- 积分:1
-
基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信
基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信-Based on nios ii controlled altera de1 Development Board iic bus for communication with the at24c02
- 2022-03-16 00:16:13下载
- 积分:1
-
am
说明: 基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
- 2013-10-14 22:14:56下载
- 积分:1
-
UART_DMA
UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
- 2020-11-03 10:39:53下载
- 积分:1
-
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容,对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
- 2013-10-30 23:20:53下载
- 积分:1
-
基于Xilinx FPGA的OFDM通信系统基带设计
使用ISE软件实现OFDM通信系统的框架搭建,完成上板前的仿真工作(Realization of OFDM communication system with ISE software)
- 2019-03-28 10:21:02下载
- 积分:1
-
VHDL
控制电话信令
完成忙碌 等待 回铃音振铃等(Signaling complete control over telephone ring so busy waiting ringback tone)
- 2010-10-22 20:11:38下载
- 积分:1
-
VGA
VHDL语言实现VGA的显示彩条横条九宫格的功能。(VGA display color of the VHDL language bar Jiugongge function.)
- 2013-05-07 10:04:10下载
- 积分:1